集成电路上的系统和通信系统的制作方法

专利名称：集成电路上的系统和通信系统的制作方法
技术领域：
本发明涉及有线机顶盒系统，更具体地说，涉及一种具有集成电缆调谐器和同轴 电缆多媒体联盟(MoCA)子系统的高清有线机顶盒系统。
背景技术：
有线机顶盒通常用于接收和解码数字电视广播和通过用户的电视与互联网接口。现有的有线机顶盒不具有集成调谐器。在家庭网络方面，现有的有线机顶盒实施 使用以太网或外部MoCA系统。因此需要一种具有集成电缆调谐器和MoCA子系统的有线机顶盒系统。

发明内容
依据本发明的一个方面，提供了一种集成电路上的系统，包括集成在基板上的电缆调谐器；和集成在所述基板上的同轴电缆多媒体联盟(MoCA)子系统，其中对所述电缆调谐器和MoCA子系统进行配置以通过共享的同轴电缆与网络进 行通信。优选地，对所述MoCA子系统进行配置以由所述MoCA子系统中的嵌入式处理器相 对于主机处理器进行自主操作。优选地，所述系统进一步包括由电缆数据传输业务接口规范(DOCSIS)子系统和 视频/音频子系统共享的存储器接口。优选地，所述集成电路嵌入在有线机顶盒中，且其中所述网络是家庭网络。依据本发明的另一方面，提供一种集成电路上的系统，包括集成在基板上的电缆调谐器；集成在所述基板上的同轴电缆多媒体联盟(MoCA)子系统；集成在所述基板上的电缆数据传输业务接口规范(DOCSIS)子系统；和集成在所述基板上的视频/音频子系统，其中对所述DOCSIS子系统和所述视频/音频子系统进行配置以访问共享存储器。优选地，所述存储器是DDR存储器，而且其中在运行所述DDR存储器中的代码之前 对所述代码进行验证。优选地，所述共享存储器是闪存存储器。优选地，防止所述DOCSIS子系统直接访问所述闪存存储器。优选地，对所述DOCSIS子系统进行配置以在访问所述闪存存储器之前使用主机 的音频/视频处理器。优选地，所述DDR存储器存储视频和音频数据。优选地，只能由安全处理器和无内部互锁流水级的主机微处理器(MIPQ架构访 问所述闪存存储器。
优选地，对所述MoCA子系统进行配置以通过所述MoCA子系统中的嵌入式处理器 相对于主机处理器独立地操作。优选地，所述MoCA包括PHY、MAC、网络接口和基带处理器，其中对所述基带处理器进行配置以组合数字、 模拟和RF信号。优选地，所述系统进一步包括传输处理器，对所述传输处理进行配置以执行以下 步骤从调谐器接收传输分组，和输出数据到视频解码器和音频解码器。优选地，所述系统进一步包括SATA子系统。依据本发明的又一方面，提供一种通信系统，包括第一有线机顶盒，包括集成在所述第一有线机顶盒内第一集成电路上的第一电缆 调谐器和第一 MoCA子系统；和第二有线机顶盒，包括集成在所述第二有线机顶盒内第二集成电路上的第二电缆 调谐器和第二 MoCA子系统，其中所述第一有线机顶盒和所述第二有线机顶盒连接到局域网(LAN)，和其中对所述第一有线机顶盒进行配置以通过所述LAN在同轴电缆链路上与所述 第二有线机顶盒进行通信。优选地，所述LAN是家庭网络。优选地，对所述第一有线机顶盒进行配置以接收因特网数据，其中对所述第一有 线机顶盒进行配置以经由所述第一 MoCA子系统发送所述因特网数据到所述第二有线机顶
品.ο优选地，对所述第一有线机顶盒进行配置以接收电视数据，其中对所述第一有线 机顶盒进行配置以经由所述第一 MoCA子系统发送所述电视数据到所述第二有线机顶盒。优选地，对所述第二有线机顶盒进行配置以经由SATA子系统存储所述电视数据 到所述第二有线机顶盒中。


并入到说明书中并成为说明书组成部分的附图结合以上的概要描述和下面将对 实施例进行的详细描述，阐述了本发明的实施例，以用于解释本发明的原理。附图包括图1是依据本发明一个实施例的有线机顶盒的示范网络的示意图；图2是在同一集成电路上集成了 MoCA内核和电缆调谐器的集成电路上的示范系 统的示意图；图3是依据本发明一个实施例的示范总线接口的示意图；图4是依据本发明一个实施例的MoCA内核的框图。以下将结合附图对本发明的其它实施例、特征和优点，以及本发明各种实施例的 结构和操作方式进行详细描述。附图中，同一个附图标记在各幅附图中用于表示相同的部 件或功能相似的部件。另外，附图标记最左边的数字用于标识该附图标记首次出现时的那 幅附图的编号。
具体实施例方式1.概述本发明提供了一种位于集成电路上的高清有线机顶盒系统，其具有集成调谐器并 支持同轴电缆多媒体联盟(MoCA)标准。通过将电缆调谐器集成到单个集成电路(芯片) 中来减少电路板空间，以制造更加小型的有线机顶盒。MoCA集成也有助于减少有线机顶盒 的体积，另外还允许家庭网络在住宅内的同一有线网络上实现，而不需要分开的网络诸如 以太网或USB。该系统可包括由电缆数据传输业务接口规范(“DOCSIS”)和视频/音频子 系统共享的存储器接口。该系统还可在MoCA子系统中包括嵌入式处理器，以实现MoCA子 系统和不被DOCSIS子系统直接访问的安全闪存存储器的自主操作。该系统的实施例可在单个集成电路上实施，以减少电路板空间，使得有线机顶盒 更加小型化，并且允许家庭网络在住宅内的同一有线网络上实现而不需要用于MoCA支持 的分开的网络，诸如以太网或通用串行总线(“USB”)。优选地，本文公开的实施例所提供 的解决方案允许使用现有同轴电缆线支持MoCA。另外，存储器接口可并入到单个架构中，所 述架构由集成电路的前端和后端共享，且该架构的设计满足集成电路前端和后端两者的需 求，其中包括安全需求。一个实施例中，所提供的有线机顶盒解决方案提供集成高级视频编码(“AVC”) (H. 264/MPEG-4的第10部分)、动态图像专家组(“MPEG”)、MPEG-4第2部分、MPEG-2和 SMPTE 421M视频编解码标准(“VC-1”)视频解码技术。还可支持DivX、H.沈4、音视频标 准(“AVS”)和XviD格式。一个实施例中，还提供电缆数据传输业务接口规范(“DOCSIS”)子系统以支持有 线电视数据的传输。DOCSIS子系统集成了双调谐器。另外，DOCSIS子系统提供两个支持 高达IOM正交幅度调制(“QAM”)的集成下行解调器、带外(“00B”)解调器、支持速率达 256QAM的上行调制器、能绑定四个信道的DOCSIS 3. 0MAC、支持同步码分多址(“SCDMA”)和 高级时分多址(“ATDMA”)两者映射的传输汇聚模块(transmission convergence module)、 以及具有800DMIPS级别的双线程MIPS32处理器内核。一个实施例中，视频/音频子系统包括数据传输处理器、高清高级视频解码器、高 级音频解码器、2D/3D图形引擎、运动自适应去隔行、高质量视频处理硬件、6个视频数模 转换器(“DAC”)、以及立体声高保真音频DAC。视频/音频子系统可由带有浮点运算单 元(“FPU”)的MIPS 4380级处理器来管理。另外，视频解码器可以设计成能够输出高达 1080p60(垂直分辨率1080行，每秒30个逐行扫描帧)的输出格式。一个实施例中，加入各种接口以支持所有所需的机顶盒功能，诸如红外(“顶”) 遥控、发光二极管(“LED”)、键盘、通用异步接收/发射装置(“UART”)、内置集成电路 (“I2C”)和系统分组接口( “SPI”)。可包括串行高级技术附件(“SATA”)接口以支持 个人视频录像机(“PVR”)功能，还可提供两个USB 2. O端口。可集成10/100以太网物理 (“PHY”)层和媒体访问控制(“MAC”)层以用于家庭网络，以及还可将具有调谐器的MoCA 模块、接收器和DAC集成到所述系统中。2.系统同轴电缆多媒体联盟(MoCA)标准支持通过现有同轴电缆基础架构上的联网(例
5如，家庭网络)。合并了 MoCA功能 的设备，诸如有线机顶盒，能通过同轴电缆与连接到网络 上的其它设备进行通信。2. 1网络架构图1描述了依据一个实施例的有线机顶盒的示范网络100。每个有线机顶盒(101、 106和112)可输出至一个或多个显示设备，诸如电视机(102、108和114)。有线机顶盒101、 106和112可包括芯片上MoCA模块，使得它们能够通过现有的同轴电缆基础架构进行相互 通信(104、110 和 116)。依据各个实施例的具有MoCA功能的家庭网络呈现出了几个优点。例如，配置输出 至家庭娱乐室内的电视机102的第一有线机顶盒101可通过以太网连接访问因特网。来自 家庭娱乐室内的第一有线机顶盒101的因特网数据可发送至第二有线机顶盒106，配置所 述第二有线机顶盒106输出至主卧室中的电视机108。第一有线机顶盒101和第二有线机 顶盒106内的MoCA子系统使得有线机顶盒能够通过同轴电缆进行通信104，通过使用每个 有线机顶盒中的MoCA子系统，数据可从第一有线机顶盒101发送至第二有线机顶盒106。 例如，使用该功能，第二有线机顶盒106可访问第一有线机顶盒101接收的因特网数据，即 使第二有线机顶盒106没有直接连接因特网。另外例如，使用MoCA功能，第二有线机顶盒 106可访问来自第一有线机顶盒101的电视信道。另外，通过使用每个有线机顶盒中的芯片 上SATA子系统，可暂停和/或时移来自另一个房间的存储的电视数据。2. 2 集成各个实施例提供的解决方案支持在诸如有线机顶盒的设备中的同一集成电路上 集成电缆调谐器和MoCA。该集成有利地允许网络使用同一电缆基础架构实现电缆调谐器和 MoCA两种功能，因此避免需要分开的网络来支持电缆调谐器和MoCA。2. 3存储器接口和安全一个实施例中，将用于所述系统的存储器接口并入到单个架构中。例如，依据一个 实施例只有一个双倍数据速率(“DDR”)存储器被系统的前端和后端共享。实施例另外包 括支持DOCSIS和视频/音频两个子系统同时操作的存储器接口，后面将参考图2对其进行 详细阐述。DOCSIS和视频/音频子系统的每个具有带宽和存储器需求，并访问配置用于与 芯片外DDR存储器和闪存存储器接口的芯片上DDR存储器和闪存存储器接口。另外，DOCSIS和视频/音频子系统两者都具有安全需求。例如，如果DOCSIS和视 频/音频子系统同时运行并共享同一存储器(例如，DDR存储器)，该DDR存储器可能会被 入侵，且视频和音频内容可能遭盗取。为解决这些问题，可在运行之前对DDR存储器中的所有代码进行认证。另外，可防 止DOCSIS子系统直接访问闪存接口，作为替代，在DOCSIS能够访问闪存存储器之前，需要 DOCSIS使用主机中的音频/视频处理器。2. 4MoCA 设计实施例另外提供芯片上MoCA子系统以用于通过现有同轴电缆基础架构的联网。 一个实施例中，配置MoCA子系统用于通过使用MoCA子系统中的嵌入式CPU进行自主操作 (相对于主机中央处理器(“CPU”))。例如，配置嵌入式CPU以通过系统总线直接访问存储 器(和运行来自存储器的代码)，而且嵌入式CPU与集成电路中的主CPU握手。3.实施例
3.1集成电路上的系统图2描述了在同一集成电路上集成了 MoCA内核和电缆调谐器的集成电路200上 的示范系统。来自电视发射的射频(“RF”)输入数据202由直接转换调谐器204接收。直 接转换调谐器204然后将电视发射中的所选信道转换成基带。再通过解调器交织器接收器 206解调制基带发射。如果系统正用于因特网访问，解调器206的输出将输入至DOCSIS MAC208进行处 理。一个实施例中，DOCSIS子系统结合了两个IGHz调谐器204、两个1064-QAM接收器206、 具有集成的2GHz功率DAC212的256-QAM上行发射器210、正交相移键控(“QPSK”)到 256-QAM 的高级 TDMA 和 SCDMA 调制器 213、因特网 MAC/PHY 214,DOCSIS MAC 208 和双线程 MIPS232 处理器 216。集成调谐器204在54-1002MHZ范围内从外部低噪声放大器(“LNA”)接收RF 信号，并直 接将一个或多个信道转换成基带信号。内置模拟前端(“AFE”)和接收器206 使用恢复时钟和载波定时对信号进行采样和解调制，滤波和均衡数据并传送软决策(soft decisions)到前向纠错(“FEC”)解码器。上行发射器210提取突发和连续数据、提供FEC 编码和预均衡、滤波和调制数据流、并提供具有输出功率控制的直接的O-IOSMHz模拟输出 到数据转发器(headend)。一个实施例中，带外(“00B”)接收器209从调谐器接收信号、数字化集中在中 频的声表面波(“SAW”)、使用恢复时钟和载波定时解调制信号、滤波和均衡数据、并合并 DigiCipher II/DAVIC兼容的FEC解码器211。还包括脉冲码调制(“PCM”)信息通道接口 218以用于与外部语音编解码设备接口。如果所述系统正用于电缆调制解调器功能，从解调器206发送传输分组到传输处 理器220。传输处理器220对传输分组进行处理并解除加密。所述系统还包括安全处理器 222以用于提供安全启动键生成、管理和保护，而且该安全处理器还在传输分组的处理过程 中进行协助。一个实施例中，数据传输处理器是遵循MPEG-2DVB的传输流消息/分组基本流 (“PES”)解析器和能够同时处理经由多达六个独立传输流输入(从四个外部输入和三个内 部输入选择)中的255个PID信道的255个比例积分微分(“PID”)的解复用器，以及两个 内部回放信道。一个实施例中，数据传输支持用于所有流中的多达255个PID信道的解密， 而且所有255个PID信道可通过记录、音频和视频接口引擎(RAVE)、处理器、消息过滤器使 用，以及用于经双再复用(remux)模块223的输出。数据传输模块RAVE支持24种情景模式 (context)，即可配置每个RAVE情景模式为用于PVR功能的记录情景模式，也可配置其为音 频/视频(“AV”)情景模式以与音频和视频解码器接口。传输另外提供1DES/3DES/DVB/ Multi2/AES解扰支持。存储器到存储器的DMA安全模块可编程，以支持AES/1DES/3DES/ CSS/CPRM/CPPM/DTCP复制保护算法/标准。—个实施例中，来自传输处理器220的输出数据存储在存储器(例如，DDR存储器 224)中。视频解码器226从存储器224取回该数据，并通过解交错器和定标器(SCaler)228 进一步处理和增强该数据以提高数据质量。处理和增强后的视频数据也存储在存储器224 中以用于后续显示。一个实施例中，视频解码器能够支持高清AVC、VC-1和高级电视业务顾 问委员会(“ATSC”)MPEG-2流。视频解码器226还支持高清VC-1 (Advanced Profile Level 3,Main,and Simple Profiles)和ATSC兼容的MPEG-2、主级和高级的主层面(MainProfileat Main and High Levels)0 一个实施例中，CPU通过主机控制器(HC)的操作寄存器和驻存于共享系统存储器 中的数据结构与HC进行通信225。一个实施例中，主机CPU负责将数据放置入外部的动态 随机存储器(“DRAM”)中，该数据实际上源自所述外部DRAM( S卩，硬驱动、因特网、传输存储 器缓冲器等)。一旦数据被放置到外部DRAM中，回放模块能够从外部DRAM读取该数据，并 交付给RAVE、消息、和/或再复用模块。视频处理过程中，在显示之前组合图片或其它视频，然后将处理后的视频发送 至视频编码器230以用于显示，期间即可通过模拟DAC输出也可通过高清多媒体接口 (“HDMI”)接口。一个实施例中，所述系统包括双流模拟视频编码器230，所述编码器 230 支持Macrovision 1 和 DCS Macrovision 以及以下输出标准NTSC-M、NTSC-J, PAL-BDGHIN、PAL-M、PAL-Nc和SECAM。一个实施例中，另外支持以下输出格式合成、S-视 频、SCART 1、SCART2、RGB和YPrPb分量，而且所述系统支持的分辨率包括480i、480p、576i、 576p、720p、1080i和1080p。一个实施例中，有六个输出DAC 232可供输出功能之间共享。 所述系统还支持通过HDMI接口 234的输出。高质量的视频和图像处理可集成234到集成电 路中，所具有的特征是保持存储器带宽的有效使用情况下，进行高级演播质量的2D/3D图 像处理。压缩的视频数据以MPEG传输流格式进入设备。传输流通过传输处理器220，所述 传输处理器220解析传输流以提取并在需要时解密基本音频和视频流。传输流直接存储在 存储器224中以用于即刻的显示，或者将传输流路由至诸如SATA的储存接口以用于后续使 用或用于快进/快退(trick play)和时移。还可将传输流路由至网络接口，诸如用于家庭 媒体联网目的的以太网(内容的家庭内分发)，以及还可通过传输再复用输出接口(串行) 发送传输流。从传输处理器220接收音频数据并通过音频处理器和解码器238处理该音频数 据。一个实施例中，音频处理器和解码器238能够解码多种数据格式，包括杜比数字、杜比 数字加、AAC 5. 1、AAC+等级2、AAC+等级4、WMA和具有同时通过支持的MPEG 1层1、2和 3。还可支持3D SRS 视频。音频处理器还支持高级代码转换为DTS，包括音频DAC 239， 而且支持可用的音频输出包括SPDIF 240和模拟输出242。—个实施例中，包括具有3 2下拉的运动自适应去隔行以及信箱模式检测 (Letterbox Detection)。还包括数字降噪支持以减少蚊式噪声和MPEG伪影(artifacts)， 包括块噪声，而且还支持数字等高线(contour)删除以用于低比特率的AVC流。实施例合并了完整的MIPS 4380类型微处理器子系统244，包括桥接到存储器和 本地总线的缓存。还支持NADA、并行和串行NOR闪存。集成外围设备246包括UARTS、两个IS07816智能卡接口、计数器/定时器、通用 输入/输出(“GPI0”)、键盘/LED控制器、IR接收器、IR声霸卡(blaster)和博通串行控 制(“BSC”)和串行外围设备接口( “SPI”)控制器。高级连接特征包括两个USB 2.0端 口 247和能够在50MHz操作的媒体独立接口(MII)或者同轴电缆多媒体联盟(MoCA)接口。 还可提供单端口 SATA接口 248用于PVR。一个实施例中，实施动态功率管理以支持不断增长的功率环境需求，包括(其它 来源中)ENERGY STAR、欧盟委员会、环境和可持续发展协会和自然资源保护协会(NRDC)。一个实施例中，实施三种功率模式以符合这些规范⑴被动待机；⑵主动待机；和(3)激 活。被动待机模式是功率最低的模式，其中产品虽然连接到电源但是没有主动的功能。可 通过外部刺激(或定时器)“唤醒”处于被动待机模式下的设备。主动待机模式中，产品可 在功能受限的状态下连接到电源，所具有的有限功能包括从前端和/或网络接口发送/接 收数据。可通过外部刺激(或定时器)和/或响应于特定网络数据而“唤醒”处于主动待 机模式下的设备。激活模式下，提供所有功能给连接的产品。动态功率管理块控制功率管 理转变，而且特别设计该动态功率管理块使得功率管理和/或功率管理转变不会引入安全 漏洞。

一个实施例可进一步包括MoCA子系统250。一个实施例中，MoCA子系统包括PHY、 MAC和网络接口。MoCA模块包括完全嵌入式基带处理器并结合数字、模拟和RF单元。嵌入 式MIPS CPU实施MoCA协议，使得集成电路的主处理器免于负责MoCA链路维护。模拟模块 包括双11-比特ADC@200MHz、双1-比特DAC 2400MHz和嵌入式PLL，RF部分包括连同独立 TX/RX混合器、增益放大器和滤波器一起的调谐器模块。实施例还可包括芯片上时钟生成器252、空闲池生成器(free pool generator) 254和用于流解压的PAL或使用TU-R建议BT. 656协议的NTSC标清TV信号的 输入256。3. 2 总线接口图3描述了依据一个实施例的集成电路200的各个模块能采用的示范总线接口 300。一个实施例中，模块包括集成电路200访问系统存储器总线302。一个实施例中， DOCSIS子系统304采用独立总线，而且DOCSIS子系统304通过桥306访问系统总线302。 一个实施例中，只有安全处理器308和主机MIPS310通过闪存接口 314直接访问闪存控制 器312和闪存存储器。限制访问闪存存储器增强了安全性。一个实施例中，主机比DOCSIS 子系统更加安全，而且如果允许DOCSIS子系统直接访问闪存存储器，未授权的用户则可通 过DOCSIS接口下载软件和入侵闪存存储器。一个实施例中，连接到系统存储器总线的模块包括Sundry模块316 ( —种外围设 备模块，用于控制机顶盒外部的接口)、SATA接口 318、USB 2. 0主机接口 320、传输处理器 322、音频处理器324、图像引擎326、用于格式化视频的视频编码器(VEC) 328、博通视频网 络(BVN)视频处理器330 (包含定标器并与视频编码器328协同工作)、运动自适应去隔行 (MAD)模块332 (用于恢复流，以用于针对输出HD的处理)、高级视频编解码器(AVC)模块 334 和 MoCA 模块 336。3. 4MoCA 子系统图4描述了依据一个实施例的MoCA子系统250的框图。一个实施例中，MoCA子系 统250由MoCA PHY处理器(PHY) 406 (包括数字基带PHY和与模拟/RF模块402关联的模 拟前端(AFE) 408)、MoCA分组处理器(MAC) 410、以太网汇聚层(ECL) 414、接口模块415和嵌 入式CPU 416，而且子系统使得系统中的MoCA端口能够自主操作。配置嵌入式CPU 416以 通过系统总线302直接访问存储器224 (或运行来自存储器224的代码)，而且嵌入CPU与 集成电路的主CPU握手。这个功能允许MoCA子系统相对于集成电路的CPU自主地操作。模拟接口 402包括数模转换器(ADC) 404。一个实施例中，配置PHY 406以从MAC 410接收411数字信号，并将数字信号转换成模拟形式(使用数模转换器(DAC)405)以用于发射412。发射器452接收来自MAC层的帧数据和控制信号，并将其分离以在同轴链路 上发射。配置发射器452以发射信号RF-Clck 454和RF_Data 456。发射器452和DAC405 都从参考时钟462接收时钟信号(458和460)。一个实施例中，MoCA子系统经由千兆媒体独立接口(G/MII)接口 418和数据和控 制接口 419接收封装在以太网分组中的数据以及控制消息。G/MII接口 418用于MoCA或用 作通用G/MII接口，配置G/MII接口 418以与外部以太网模块214接口。外部主机可通过 MoCA管理协议(MMP)管理MoCA子系统，使用管理数据输入/输出(“MDI0”)信令输入到 管理数据时钟/管理数据输入/输出接口 MDC/MDI0 438中。以太网汇聚层(“ECL”)414基于输入以太网帧的MAC和/或802. IQ标记对输入 以太网帧进行分类，并将以太网分组映射到合适的MoCA目的节点。ECL 414还处理单播、组 播和广播传输。侧信号(side signal)使能绕过具有分类信号 的ECL 414分类器，所述分 类信号通过主机接口 420从外部主机直接到达。分类后的以太网帧存储在内部数据缓冲器 412内与之关联的队列中。一个实施例中，在数据被发送至G/MII接口 418之前，ECL 414 将MoCA数据转换成以太网格式。从G/MII 418发送出来的数据在其到达系统存储器总线 302之前先前往以太网MAC。一个实施例中，配置MAC 410以处理以下所列包括初始化的MoCA网络管理、 允许进入控制、链路管理、拓扑管理和隐私管理；网络调度包括预留请求和媒体访问计划 (MAP)；以及按照MoCA 1.0和1. 1规范规定的分组处理。MAC 410将从ECL 414接收的以 太网分组封装成MoCA帧，并将它们交付给PHY 406以通过同轴电缆传输。在相反的通道， MAC将从PHY接收的MoCA帧解封装为以太网帧，并通过G/MII接口 418传输所述以太网帧。 PHY406依据MoCA 1. O规范执行数据分组的物理传输和接收。当G/MII接口 418为输出时，MoCA子系统表现为外部MAC的以太网PHY。一个实 施例中，MoCA内核G/MII接口为全双工并支持IEEE 802. χ流程控制434，所述IEEE 802. χ 流程控制434在MoCA内核不能接受新分组时暂停436数据传输。主机接口 420包括用于常规配置的串行外围设备接口(SPI)、用于消息传递和启 动(G-总线主机)422的通用接口以及用于经DMA(G-总线主机)424的代码分页的通用接 口。接口模块还包括用于主机中断426的接口、通用输入和输出428和用于调试的串行接 口(UART-通用异步接收器/发射器)430。一个实施例中，MoCA子系统支持单机模式432。该模式中，MoCA子系统将作为MoCA 调制解调器，而且MoCA G/MII 418直接连接到集成电路上的G/MII端口。可另外配置MoCA 子系统作为以太网接口工作，这将免去对芯片上额外的以太网MAC的需要，允许更加有效 的设计。一个实施例中，MoCA子系统连接到APB总线438，所述APB总线438用于配置专用 于MoCA的存储器到存储器DMA。还可配置MoCA子系统以发送诊断442信号和通过CPU调 试(EJTAG)和ifiow追踪(ifiowTrace)接口 440接收信号。MoCA子系统还可包括用于重 启444的输入、时钟入(clock in)446、时钟比448，以及可包括启动选择450信号和芯片上 I-RAM 452 和 D-RAM454。4.结论以上系统和处理可作为在机器上执行的计算机程序、作为计算机程序产品或作为计算机可读媒体来实施。尽管以上描述了本发明的各个实施例，但应理解的是，以上所述仅为本发明的较 佳实施例而已，并不用以限制本发明。凡在本发明的精神和原则之内所作的任何修改、等同 替换和改进等，对于相关领域的技术人员而言是显而易见的。因此本发明的范围不应受以 上所描述的示范实施例的限制，但是应当只由以下的权利要求及其等同确定。相关申请的引用 本申请主张申请日为2010年2月9日、申请号为61/302,817、名称为“CABLE SET-TOP BOX WITH INTEGRATED CABLE TUNER AND M0CASUPP0RT” 的美国临时申请的优先 权。以上申请以引用的方式整体并入本文中。
权利要求
1. 一种集成电路上的系统，其特征在于，包括 集成在基板上的电缆调谐器；和集成在所述基板上的同轴电缆多媒体联盟(MoCA)子系统，其中对所述电缆调谐器和MoCA子系统进行配置以通过共享的同轴电缆与网络进行通
2.根据权利要求1所述的系统，其特征在于，对所述MoCA子系统进行配置以由所述 MoCA子系统中的嵌入式处理器相对于主机处理器进行自主操作。
3.根据权利要求1所述的系统，其特征在于，所述系统进一步包括由电缆数据传输业 务接口规范(DOCSIS)子系统和视频/音频子系统共享的存储器接口。
4.根据权利要求1所述的系统，其特征在于，所述集成电路嵌入在有线机顶盒中，所述 网络是家庭网络。
5.一种集成电路上的系统，其特征在于，包括集成在基板上的电缆调谐器；集成在所述基板上的同轴电缆多媒体联盟(MoCA)子系统；集成在所述基板上的电缆数据传输业务接口规范(DOCSIS)子系统；和集成在所述基板上的视频/音频子系统，其中对所述DOCSIS子系统和所述视频/音频子系统进行配置以访问共享存储器。
6.根据权利要求5所述的系统，其特征在于，所述存储器是DDR存储器，且在运行所述 DDR存储器中的代码之前对所述代码进行验证。
7.根据权利要求5所述的系统，其特征在于，所述共享存储器是闪存存储器。
8.根据权利要求7所述的系统，其特征在于，防止所述DOCSIS子系统直接访问所述闪 存存储器。
9.根据权利要求8所述的系统，其特征在于，对所述DOCSIS子系统进行配置以在访问 所述闪存存储器之前使用主机的音频/视频处理器。
10.一种通信系统，其特征在于，包括第一有线机顶盒，包括集成在所述第一有线机顶盒内第一集成电路上的第一电缆调谐 器和第一 MoCA子系统；和第二有线机顶盒，包括集成在所述第二有线机顶盒内第二集成电路上的第二电缆调谐 器和第二 MoCA子系统，其中所述第一有线机顶盒和所述第二有线机顶盒连接到局域网(LAN)，和其中对所述第一有线机顶盒进行配置以通过所述LAN在同轴电缆链路上与所述第二 有线机顶盒进行通信。
全文摘要
本发明涉及集成电路上的系统。本发明公开了一种可在单个集成电路上实施的有线机顶盒系统，其集成有电缆调谐器和MoCA，支持共享同轴电缆链路上的通信。所述系统可包括由DOCSIS和视频/音频子系统共享的存储器接口。所述系统可进一步在所述MoCA子系统中包括嵌入式处理器，使得所述MoCA子系统和安全闪存存储器能够自主操作，其中所述DOCSIS子系统不能直接访问所述安全闪存存储器。
文档编号H04N7/10GK102149009SQ20111003516
公开日2011年8月10日 申请日期2011年2月9日 优先权日2010年2月9日
发明者乔纳森·郭, 菲恩·赛·特兰 申请人:美国博通公司