专利名称：最小化传输差分信号接收器系统及其内建自我测试方法
技术领域：
本发明涉及一种接收器系统及其测试方法，且特别涉及一种最小化传输差分信号(Transition Minimized Differential Signaling, TMDS)接收器系统及其内建自我测试(Built-in-self-test, BIST)方法。
背景技术：
TMDS为一高速数据传输的技术，可用于数字视频接口(DigitalVisuallnterface, DVI)与高画质多媒体接口 (High-Definition Multimedia Interface,HDMI)等图像传输接口。一般而言，TMDS接收器系统具有四个通道，其中三个为数据通道，分别接收YUV格式或RGB格式的图像信号，另一个则为时钟通道，用以接收时钟信号，而每个通道最大的传输速度是I. 65Gbps。在TMDS接收器系统中，典型的内建自我测试方法通常是取代掉原先的数据通道，利用内建的测试电路来产生信号，以达到自我测试的目的。上述方法需要在系统芯片中配置额外的测试电路，会另外增加芯片的成本。再者，一般TMDS接收器系统通常具有三个数据通道，需使用较多的测试电路，亦会造成芯片面积成本的花费。
发明内容
本发明提供一种TMDS接收器系统，其利用时钟通道产生的时钟信号，来达到内建自我测试的目的，可使系统电路在面积上更具有优势。本发明提供一种内建自我测试(Built-in-self-test，BIST)方法，其利用时钟通道产生的时钟信号，来达到内建自我测试的目的。本发明提供一种TMDS接收器系统，其包括一时钟通道、多个数据通道、一 TMDS解码单元以及一自我测试单元。时钟通道接收、处理并输出一时钟信号。各数据通道依据时钟信号接收、处理并输出对应的数据信号。TMDS解码单元接收处理后的数据信号，并对处理后的数据信号进行解码。自我测试单元接收时钟信号及一外部并行信号，并据此产生一测试信号，以对数据通道及TMDS解码单元进行一内建自我测试。在本发明的一实施例中，上述的自我测试单元包括一频率合成器(FrequencySynthesizer)以及一逻辑运算单元。频率合成器接收时钟信号，并据此产生一倍频(multiple frequency)信号，其中倍频信号的频率为时钟信号的频率的一倍以上。逻辑运算单元接收倍频信号及外部并行信号，并对倍频信号及外部并行信号进行一逻辑运算，以产生测试信号。在本发明的一实施例中，上述的逻辑运算单元对倍频信号及外部并行信号进行或(OR)运算、与(AND)运算、异或(XOR)运算及同或(XN0R，也称之为异或非)运算至少其中之一，以产生测试信号。在本发明的一实施例中，上述的外部并行信号由一配置于TMDS接收器系统外部的信号产生器所产生。
在本发明的一实施例中，上述的各数据通道包括一均衡器(equalizer)及一数据恢复(data recovery)单元。自我测试单元对数据通道的数据恢复单元进行内建自我测试。在本发明的一实施例中，上述的时钟通道包括一锁相回路(phase-lockloop,PU)。锁相回路接收、同步并输出时钟信号至自我测试单元及数据通道。本发明提供一种BIST方法，适于一 TMDS接收器系统。所述BIST方法包括接收一外部并行信号；依据TMDS接收器系统的一时钟信号及外部并行信号，产生一测试信号；以及利用测试信号，对TMDS接收器系统进行内建自我测试。在本发明的一实施例中，上述的产生测试信号的步骤包括依据时钟信号，产生一倍频信号，其中倍频信号的频率为时钟信号的频率的一倍以上；以及对倍频信号及外部并行信号进行一逻辑运算，以产生测试信号。在本发明的一实施例中，上述的逻辑运算包括或运算、及运算、异或运算及同或运算至少其中之一。 基于上述，在本发明的范例实施例中，TMDS接收器系统利用时钟通道所提供的时钟信号作为内建自我测试的信号来源，搭配频率合成器与外部并行信号来进行内建自我测试，可使系统电路在面积上更具有优势。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图I绘示本发明一实施例的TMDS接收器系统的功能方块图。图2绘示本发明一实施例的时钟信号、数据信号及倍频信号的信号波形图。图3绘示本发明一实施例的时钟信号、数据信号、倍频信号、外部并行信号及测试信号的信号波形图。图4为本发明一实施例的内建自我测试方法的步骤流程图。主要元件符号说明100 =TMDS接收器系统110:时钟通道112:锁相回路120a、120b、120c :数据通道122a :均衡器124a :选择器126a :数据恢复单元130 =TMDS 解码单元140:自我测试单元142 :频率合成器144 :逻辑运算单元200 :信号产生器RXO、RX1、RX2 :数据信号RXC:时钟信号
RCX_*、RCX_5p4x、RCX_3p2x、RCX_2p5x、RCX_5x :倍频信号Sp :外部并行信号Sb :测试信号
具体实施方式
图I绘示本发明一实施例的TMDS接收器系统的功能方块图。请参考图1，本实施例的TMDS接收器系统100包括一时钟通道110、多个数据通道120a、120b、120c、一 TMDS解码单元130以及一自我测试单元140。在本实施例中，时钟通道110包括一锁相回路112。锁相回路112接收一时钟信号RXC，并于同步后将时钟信号RXC输出至自我测试单元140及数据通道120a、120b、120c。数据通道120a、120b、120c依据时钟信号RXC接收、处理并输出对应的数据信号RXO、RXU RX2。在此，数据通道120a、120b、120c例如是对其所接收的数据信号RXO、RXURX2进行恢复及修补的操作。因此，本实施例的数据通道120a、120b、120c分别包括一均衡器、一选择器及一数据恢复单元。在本实施例中，各数据通道具有相同或相似的技术特征，因此在图I中仅绘示数据通道120a的均衡器122a、选择器124a及数据恢复单元126a，数据通道120b、120c的电路架构当可以此类推。以数据信号RXO为例，在TMDS解码单元130对数据信号RXO进行解码之前，均衡器122a会先对数据通道120a所接收的数据信号RXO进行均衡处理。之后，数据恢复单元126a再对数据信号RXO进行数据恢复、修补，以提供恢复、修补后的数据信号RXO至TMDS解码单元130。接着，在TMDS解码单元130接收数据信号RXO、RXU RX2之后，再对该等数据信号进行解码。另一方面，在本实施例中，自我测试单元140接收锁相回路112提供的时钟信号RXC及一外部并行信号Sp，并据此产生一测试信号SB，以对各数据通道的数据恢复单元及TMDS解码单元130进行内建自我测试。详细而言，自我测试单元140包括一频率合成器142以及一逻辑运算单元144。频率合成器142接收时钟信号RXC，并据此产生一倍频信号RCX_*，其中倍频信号RCX_*的频率为时钟信号RXC的频率的一倍以上。图2即绘示本发明一实施例的时钟信号、数据信号及倍频信号的信号波形图。在本实施例中，倍频信号RCX_*的频率例如为时钟信号RXC的频率的 I. 25 倍、I. 5 倍、2. 5 倍、5 倍等，在图 2 中，分别以 RCX_5p4x、RCX_3p2x、RCX_2p5x、RCX_5x来表示，但本发明的倍频信号RCX_*并不限于此。换句话说，通过频率合成器142的作用，本实施例的TMDS接收器系统100可得到时钟信号RXC的I. 25倍、I. 5倍、2. 5倍、5倍的信号输出。接着，逻辑运算单元144在接收到倍频信号RCX_*及外部并行信号Sp之后，会对倍频信号RCX_*及外部并行信号Sp进行一逻辑运算，以产生测试信号SB。在此，外部并行信号Sp例如是由一配置于TMDS接收器系统100外部的信号产生器200所产生，但本发明并不限于此，外部并行信号Sp的来源可为外部暂存器输出，也可为逻辑运算单元144的输出。而本实施例的信号产生器200例如是一向量产生器(pattern generator),由外部控制十位(10-bit)信号，再由此向量产生器将各种随机的并行向量数据转成串行向量输出。另外，在本实施例中，逻辑运算单元144对倍频信号RCX_*及外部并行信号Sp所进行的逻辑运算例如是或(OR)运算、与(AND)运算、异或(XOR)运算及同或(XNOR)运算至少其中之一，以产生测试信号SB。进一步而言，图3绘示本发明一实施例的时钟信号、数据信号、倍频信号、外部并行信号及测试信号的信号波形图。以倍频信号RCX_5p4x为例，频率合成器142改变时钟信号RXC的频率，将其升频而得到倍频信号RCX_5p4x。接着，逻辑运算单元144对倍频信号RCX_5p4x及外部并行信号Sp进行XNOR运算，以产生测试信号SB，如图3所示。换句话说，本实施例的TMDS接收器系统100通过改变时钟信号的频率，将其升频以作为自我测试的信号来源。在其他实施例中，TMDS接收器系统也可将其降频或改变时钟信号的工作区间，来当成自我测试的信号来源。是以，在本实施例中，信号产生器200的输出与频率合成器142 的输出可任意组合作运算，并确保信号无突波(glitch，又称之为短时脉冲波)。图4为本发明一实施例的内建自我测试方法的步骤流程图。请参照图I至图4，本实施例的内建自我测试方法例如适于图I的TMDS接收器系统100，其包括如下步骤。首先，在步骤S400中，通过逻辑运算单元144接收一外部并行信号Sp。接着，在步骤S402中，依据锁相回路112提供的时钟信号RXC，通过频率合成器142产生一倍频信号RXC_*。之后，在步骤S404中，通过逻辑运算单元144对倍频信号RXC_*及外部并行信号Sp进行一逻辑运算，以产生测试信号SB。接着，在步骤S406中，利用测试信号Sb，对TMDS接收器系统进行内建自我测试。应注意的是，步骤S400及S402的次序仅用以例示说明，本发明并不限于此。另外，本实施例的内建自我测试方法可以由图I 图3的范例实施例的叙述中获致足够的教示、建议与实施说明，因此不再赘述。综上所述，在本发明的范例实施例中，TMDS接收器系统利用时钟通道所提供的时钟信号作为内建自我测试的信号来源，搭配频率合成器与外部并行信号来进行内建自我测试，不需依据数据通道额外配置测试电路，可使系统电路在面积上更具有优势。虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书所界定者为准。
权利要求
1.一种最小化传输差分信号接收器系统，包括 一时钟通道,接收、处理并输出一时钟信号； 多个数据通道，依据该时钟信号，接收、处理并输出对应的数据信号； 一最小化传输差分信号解码单元，接收这些处理后的数据信号，并对这些处理后的数据信号进行解码；以及 一自我测试单元，接收该时钟信号及一外部并行信号，并据此产生一测试信号，以对这些数据通道及该最小化传输差分信号解码单元进行一内建自我测试。
2.如权利要求I所述的最小化传输差分信号接收器系统，其中该自我测试单元包括 一频率合成器，接收该时钟信号，并据此产生一倍频信号，其中该倍频信号的频率为该时钟信号的频率的一倍以上；以及 一逻辑运算单元，接收该倍频信号及该外部并行信号，并对该倍频信号及该外部并行信号进行一逻辑运算，以产生该测试信号。
3.如权利要求2所述的最小化传输差分信号接收器系统，其中该逻辑运算单元对该倍频信号及该外部并行信号进行或运算、与运算、异或运算及同或运算至少其中之一，以产生该测试信号。
4.如权利要求I所述的最小化传输差分信号接收器系统，其中该外部并行信号由一配置于该最小化传输差分信号接收器系统外部的信号产生器所产生。
5.如权利要求I所述的最小化传输差分信号接收器系统，其中各该数据通道包括一均衡器及一数据恢复单元，该自我测试单元对这些数据通道的数据恢复单元进行该内建自我测试。
6.如权利要求I所述的最小化传输差分信号接收器系统，其中该时钟通道包括一锁相回路，该锁相回路接收、同步并输出该时钟信号至该自我测试单元及这些数据通道。
7.—种内建自我测试方法，适于一最小化传输差分信号接收器系统，该内建自我测试方法包括 接收一外部并行信号； 依据该最小化传输差分信号接收器系统的一时钟信号及该外部并行信号，产生一测试信号；以及 利用该测试信号，对该最小化传输差分信号接收器系统进行内建自我测试。
8.如权利要求7所述的内建自我测试方法，其中产生该测试信号的该步骤包括 依据该时钟信号，产生一倍频信号，其中该倍频信号的频率为该时钟信号的频率的一倍以上；以及 对该倍频信号及该外部并行信号进行一逻辑运算，以产生该测试信号。
9.如权利要求8所述的内建自我测试方法，其中该逻辑运算包括或OR运算、与AND运算、异或XOR运算及同或XNOR运算至少其中之一。
全文摘要
一种最小化传输差分信号接收器系统及其内建自我测试方法，该系统包括一时钟通道、多个数据通道、一最小化传输差分信号解码单元以及一自我测试单元。时钟通道接收并输出一时钟信号。各数据通道依据时钟信号，接收、处理并输出对应的数据信号。最小化传输差分信号解码单元接收处理后的数据信号，并对处理后的数据信号进行解码。自我测试单元接收时钟信号及一外部并行信号，并据此产生一测试信号，以对数据通道及最小化传输差分信号解码单元进行一内建自我测试。另外，适于上述最小化传输差分信号接收器系统的内建自我测试方法亦被提出。
文档编号H04B1/06GK102655416SQ201110051960
公开日2012年9月5日 申请日期2011年3月4日 优先权日2011年3月4日
发明者林佳欣 申请人:联咏科技股份有限公司