专利名称：放大器电路和方法
技术领域：
本发明主要涉及放大器电路，并且具体地涉及高速接收器电路。具体地，本发明涉及高速低压差分信号接收器电路，具有宽的共模范围并适合双电源电压集成电路。
背景技术：
差分信号传送作为数据传输方法已经用了多年。差分驱动器和接收器用在多种输入/输出(I/o)应用中，如用在通信电路、视频电路和要求高数据传输速率的其它集成电路。差分驱动器和接收器例如用在用于电路之间的片上通信、芯片到板、片外通信等的集成电路(IC)。 差分接收器转换并将差分输入信号放大成差分输出信号或单端输出信号，其随后被提供至半导体芯。这些接收器提供高的数据传输速度、低的噪声耦合和低的EMI (电磁干扰)。在常规I/O设计中，大量高速数据采用高的并行度来实现。这些并行I/O结构在IC和电路板上占据越来越多的空间。这使得电路设计复杂，因为在芯片上存在很少的可用空间，并且由于管芯尺寸增加而增加了这种IC的成本。低压差分信号(LVDS)接口降低了电压摆动，并且可以在功耗降低的情况下以非常高的速度运行。依靠高速运行能力，可以将大数据量作为串行数据进行传输，从而降低了并行度并因此减小了 IC尺寸和复杂性。高速差分接收器电路要求大的共模范围来适应共模噪声和从传输IC到接收IC的地电位漂移。接收器的共模范围取决于应用。例如，对于发送器和接收器放置在不同PCB上时的电缆接口技术，推荐的是具有容许干线间共模电压电平的能力，以适应两个板之间的大的地电位漂移。在多种应用中，其中传输和接收电路位于同一个板上，干线间共模范围不是必要的，但仍然要求宽的共模范围，以适应任何地电位漂移和共模噪声。在用于LVDS标准的IEEE Std 1596. 3-1996中详细说明了这种用于减小范围链接的技术要求。这限定了从825mV到1575mV的电压范围。存在被定义为如HDMI、DispIayPort、HSTL、SSTL等多种其它差分信号传送标准。基于所需的共模范围，可以将类似的接收器设计用于任何差分信号传送标准。如果所支持的共模范围高，则接收器架构可以用来支持多种标准，这可以节省设计工作并增加可重用性。为了支持宽的共模范围，并且为了增强与现有发送器IC的兼容性，接收器的电源电压需要保持为高(例如2. 5V或3. 3V)而满足高速、高密度和较低管芯尺寸的成本效率，在低电源电压(例如，对于65nm技术，核心电压保持为约I. 0V)下实现核心电路。这种双电压IC形成了可以以非常高的速度运行并支持宽的共模输入范围的接收器电路的要求，以及在失真最小的情况下以核心电压给出输出信号。图I示出了在US6930530中描述的现有接收器电路。该接收器电路用于双电源电压1C。该电路具有以I/O电源电压VddiO (简称为"I/O电压Vdd")工作的差分放大器形式的第一级10。放大器包括具有PMOS输入晶体管的两条支路，PMOS输入晶体管从电流源IS2灌入(sink)电流。差分放大器10的电流源IS2由偏压电路12采用较低的核心电源电压vddc控制。以第一级放大器的输出共模电压为vddc/2的方式控制电流。第一级的输出被进一步放大(通过AMP2)，以获得从OV到vddc的目标输出摆动。该接收器电路具有两个主要缺点。该接收器电路的输入共模电压受限并且同样接收器电路不能支持接近较高电源电压vddio的共模范围。共模电压的最高值由实现电流源IS2的PMOS晶体管限制。
可以表明，最高共模电压由下述等式给出Vcm(max) = vddio- (Vtp (MPl) +Vod (IS2) +Vod (MPl)) (I)这是从下述三个等式获得的VCRl = vddio-Vtp(IS2)-VQD(IS2)，其限定了电流源灌入所需电流的条件；Vni (max) = VCRl+Vtp (IS2)，其限定了实现IS2的晶体管的饱和度；以及Vcm(max) = VN1_Vtp (MPl) _VQD (MPl)，其限定了晶体管 MPl 处于饱和的条件。在这些条件中，Vtp (MPl)为PMOS MPl的阈值电压，Vqd (IS2)为电流源IS2的PMOS晶体管的过驱动电压，Vod(MPI)为输入PMOS晶体管MPl的过驱动电压，Vm为节点NI的电压，Vtp (IS2)为电流源IS2的PMOS晶体管的阈值电压。例如，如果PMOS晶体管IS2和MPI的过驱动电压为IOOmV且PMOS MPI的阈值电压为400mV，则共模电压的上限将为vddio-600mV。共模电压的最低值由PMOS MPl限制。为了保持MPl处于饱和Vinp > vddc/2-Vtp (MPl) (2)因此，由下述等式给出较低的共模电压Vcm (min) = vddc/2-Vtp (MPl) (3)例如，如果vddc为1.2V且MPl的阈值电压为400mV，则较低的共模电压将为200mV。为了在共模电压附近保持一定的容限，较低的共模电压将被限制到约300mV。这表明，该接收器的共模电压受限，特别由电流源IS2中与高压干线串联的晶体管和与低压干线串联的晶体管MPl限制。因此，存在例如为双电源电压集成电路提供在宽的输入共模范围下高速运行的接收器电路的需求。
发明内容
根据本发明，提供了一种差分放大器电路，包括差分预放大级，该差分预放大级被设计为允许具有第一共模电压范围的输入信号，并被设计为产生具有较窄共模电压变化的输出；主差分放大级，该主差分放大级被设计为允许具有比第一共模电压范围小的第二共模电压范围的输入信号，其中预放大级的输出具有比第二共模电压范围小的共模电压变化。本发明的放大器电路可以用作具有宽的共模电压范围的高速接收器电路。输出可以被设计为具有比输入处的共模电压范围低的电压摆动。输出可以被设计为与核心电源电
压兼容。预放大级检测输入差分电压，而不管其共模电压是否位于允许范围内，并且优选将该差分电压转换成差分电流。该差分电流随后可以被转换成输出差分电压。由于仅通过检测输入电压差产生差分电流，因此对于位于所限定的共模范围内的任何输入共模电压它的值都可以保持相同。这使得预放大级的输出端处的共模电压摆动较小。预放大级甚至可以具有恒定的共模电压。以这种方式，预放大级可以将宽的共模差分信号转换成恒定的共模差分电压信号。预放大级输出由主放大级进一步放大。主放大级的最终输出可以具有从接地到低于至预放大级的电源电压的核心电源电压的电压摆动， 代替的是可以将预放大级设计用于较高的I/o电压范围。预放大级可以包括位于高压干线和灌电流源(sink current source)之间的两条支路，每条支路包括串联的连接至高压干线的上电流源(top current source)和连接至灌电流源的NMOS输入晶体管。每个上电流源包括PMOS晶体管，灌电流源可以包括NMOS晶体管。以这种方式，预放大级被实现为具有电流源负载的NMOS型差分放大器。这种架构提供了至上电源电压的宽的共模范围。预放大级优选以高的I/o电源电压工作。主放大级可以包括位于源电流源(source current source)和接地之间的两条支路，所述源电流源连接至高压干线，每条支路包括串联的连接至所述源电流源的主放大级输入晶体管和连接至所述接地的电阻器。偏置电流产生电路可以用来产生用于控制主放大级的源电流源的控制信号。源电流源可以包括PMOS晶体管，每个主放大级输入晶体管可以包括PMOS晶体管。主放大器级以这种方式实现为具有电阻性负载的PMOS型差分放大器。用于主放大器级的偏置电流可以由(较低的)核心电源电压控制，并且负载电阻器被选择以便主放大器级给出输出共模电压为核心电源电压一半。这意味着放大级的输出约以核心电源电压的一半摆动，并且其摆动从接地到核心电源电压。因此，接收器的最终输出信号将在核心电源电压是可用的。如果从(第一)主放大级的输出已经不能获得目标电压摆动，则可以提供第二主放大级来产生目标电压摆动。如上所述，预放大级优选由较大的第一(1/0电压)电压范围供电，并且电路输出适于位于较小的第二(核心电压)电压范围1/0电压可以具有大于2. 0V，例如2. 5V或更大的最大电压范围，从而核心电压可以具有小于2. 0V，例如I. 5V或更小的最大电压范围。本发明还提供了放大差分输入信号的方法，包括对具有第一容许共模电压范围的输入信号进行差分预放大，以产生具有较窄共模电压变化的输出；对具有比第一共模电压范围小的第二容许共模电压范围的输入信号进行主差分放大，其中预放大的输出具有比第二容许共模电压范围小的共模电压变化。
现在将参照附图详细描述本发明的示例，在附图中图I示出了已知的接收器电路的示例；图2示出了根据本发明的高速、宽共模范围接收器电路的示例；图3示出了在输入端施加差分电压时接收器电路的各个支路中的电流；以及图4呈现了表示根据本发明的输入共模电压和输出共模电压之间的关系图示。
具体实施方式
本发明提供了一种差分放大器电路，包括差分预放大级，其被设计为允许具有第一(大)共模电压范围的输入信号，并且被设计为产生具有较窄共模电压变化的输出，甚至恒定的共模输出电压。该预放大器级被设计为接收大的共模输入电压，并处理该信号，以便它可以由仅需要被设计为允许具有较小共模电压范围的输入信号的主放大级放大。图2示出了用于双电压集成电路的高速、宽共模范围差分放大器(接收器)的一种实施例的电路图的示例。接收器电路的该示例可以宽泛地分成四部分。第一部分为预放大级100，第二部分为第一放大级300，第三部分为(任选的)第二放大级AMP2，第四部分为偏置电流产生电路200。偏置电流产生电路本质上与现有技术中的相同，并且可以采用其它偏置控制电路。预放大级由连接至在接地端和内部节点N12之间的电流沉(current sink) IS12构成。该电流沉IS12可以采用其栅极电压由偏置电压控制的、处于饱和区的NMOS晶体管实现。丽I为连接在节点N12和节点NlO之间的第一输入晶体管。NMOS晶体管丽I的栅极由正输入端INP控制。丽2为连接在节点N12和节点Nll之间的第二输入晶体管。丽2的栅极由负输入端INN控制。NMOS晶体管丽I和丽2的尺寸应当相同，并且这些晶体管的布局应当对称以最小化由不对称弓I起的偏移量。预放大级100在上部具有两个电流源ISlO和ISlI。电流源ISlO连接在I/O电源电压Vddio和节点NlO之间。电流源ISll连接在I/O电源电压Vddio和节点Nll之间。这两个电流ISio和ISll可以采用其栅极电压由相同的偏置电压控制的、处于饱和的相同尺寸的PMOS晶体管实现。实现电流源ISlO和ISll的PMOS晶体管的布局也应当尽可能对称，以避免将在输出电压outpl和outnl处引起不对称电压的任何电流失配。PMOS晶体管MP4和MP5充当开关以基于输入节点INP和INN处的电压差将电流引导至端接电阻器RlO和RlI。MP4的源极连接至节点NlO且其漏极连接至预放大级100的负输出outnl。MP5的源极连接至节点Nll且其漏极连接至预放大级100的正输出outpl。MP4和MP5的栅极由偏置电压Vb控制。电阻器RlO和Rll为用来将电流转换成电压的端接电阻器。电阻器RlO连接在接地端和输出节点outnl之间，电阻器Rll连接在接地端和输出节点outpl之间。因此该预放大级本质上为两支路差分放大器，电流输出至两个输出支路，并且在每个输出支路处具有电流电压转换器。所述支路采用NMOS输入晶体管以便可以升高共模电压。第一放大级300具有连接在较高I/O电源电压vddio和节点N13之间的上电流源IS13。通过该电流源的电流由通过偏置产生电路200产生的电流偏置信号CRl控制。为了降低电流消耗，IS13的电流优选为偏置产生电路中的电流源ISl的电流的多倍。例如，流过IS13的电流可以为流入电流源ISl的电流的10倍。电流源IS13和ISl中的每一个可以采用其栅极由偏置电压CRl控制的PMOS晶体管实现。根据所提供的电流倍增，电流源IS13的PMOS的宽度将为电流源ISl的PMOS的宽度的多倍。例如，如果电流源IS13的电流为ISl的电 流的10倍，则IS13的PMOS的宽度将为ISl的PMOS的宽度的10倍。第一级放大器电路300具有两个输入PMOS晶体管MP6和MP7。PMOS晶体管MP6的源极连接至节点N13且漏极连接至第一差分输出节点outn2。PMOS晶体管MP6的栅极连接至输出节点outpl,输出节点outpl为预放大级100的正输出节点。第一级放大器300的第二输入PMOS晶体管MP7的源极连接至节点N13且其漏极连接至第二差分输出节点outp2。PMOS晶体管MP7的栅极连接至节点outnl，节点outnl为预放大级100的负输出节点。第一级放大器300具有两个底部电阻器R4和R5。电阻器R4连接在接地端和第一差分输出outn2之间，电阻器R5连接在接地端和第二差分输出outp2之间。偏压产生级100以与图I的现有电路相同的方式起作用。具体地,分压器由两个电阻器Rl和R2。电阻器Rl连接在(较低)核心电源电压vddc和节点NI之间，电阻器R2连接在节点NI和接地端之间。该分压器在节点NI处产生电压。为了设计简单，电阻器Rl和R2具有相同的值，因此节点NI处的电压将为核心电源电压vddc的一半。偏置电流产生电路200具有一个运算放大器0P1。OPl的正极端子连接至节点NI且负极端子连接至反馈节点N2。OPl的输出产生参考电流偏置电压CR1。该电压CRl控制通过电流源ISl的电流，电流源ISl采用PMOS晶体管实现。电阻器R3连接在接地端和节点N2之间。第二级放大器AMP2(同样出现在图I的电路中)用来进一步放大差分输出信号outp2和outn2，差分输出信号outp2和outn2为来自第一级放大级300的输出。该放大级AMP2可以类似于第一级放大级300，电源电压作为较高的I/O电源电压vddio，或者它可以采用以较低核心电源电压vddc工作的反相器实现。该放大级的输出OUT为接收器电路的最终输出，并且处于核心电源电压vddc。将采用图3说明图2的电路的优点，图3示出了图2的接收器电路，示出了电流值。同样在图3中，所有的电流源和电流沉都示出为采用MOS晶体管实现。将首先说明可以由该接收器支持的输入共模范围。该接收器的较低的共模电压由NMOS晶体管IS12和丽I (或丽2)中的过驱动电压或NMOS晶体管丽I的阈值电压限制。IS12的偏置电压为
Vb2 = Vtn(IS12)+V0D(IS12) (I)其中Vtn(IS12)为NMOS晶体管IS12的阈值电压，V0D(IS12)为IS12灌入要求的电流所需的过驱动。为了保持IS12处于饱和，节点N12处的最小电压为VN12 = [Vb2-Vtn(IS12)](2)为了接通NMOS晶体管丽I (或丽2)Vgs (MNl) = V(INP) -V (N12) = V (INP) _[Vb2_Vtn (IS12) ] = Vtn (MNl)+Vod (MNl) (3)其中Vtn(MNl)为NMOS丽I的阈值电压，Vod(MNI)为丽I需要的所需过驱动。这给出了 V(INP) = Vod (IS12)+Vod (MNl)+Vtn (MNl) (4)V(INP)或V(INN)的最小值表示共模电压的最小值。因此Vcm(min) = Vinp (min) = VINN(min) = Vod (IS12)+Vod (MNl)+Vtn (MNl) (5)例如，如果IS12的晶体管和晶体管丽I所需的过驱动电压为IOOmV且晶体管丽I的阈值电压为400mV，则最小共模电压将为600mV。共模电压的上限值由上PMOS电流源ISlO和ISll以及输入NMOS晶体管丽I和丽2限制。为了偏置PMOS晶体管ISlO以提供所需的电流Vbl = vddio-Vtp(ISlO)-Vod (ISlO) (6)其中Vtp(ISlO)为ISlO的PMOS晶体管的阈值的绝对值，Vqd (ISlO)为ISlO的PMOS晶体管的过驱动电压。由于PMOS晶体管ISlO和ISll类似且尺寸相同，两个PMOS晶体管的阈值电压和所需过驱动将相同。节点NlO (或NI I)处的用于保持ISlO (或ISl I)饱和的最小电压为V(NlO) = Vbl+Vtp (ISlO) = vddio-VOD(IS10) (7)为了保持NMOS晶体管丽I (或丽2)饱和，节点NlO处的最大电压为VNlO > V(INP)-Vtn(MNl) (8)因此，INP处的最大电压为V(INP) = vddio-V0D (ISlO)+Vtn (MNl) (9)这将是共模电压的最大值。因此Vcm (max) = vddio_V0D (ISlO)+Vtn (MNl) (10)例如，对于ISlO的晶体管的过驱动电压为200mV且NMOS丽I的阈值电压为400mV的情况，最大共模电压将为vddio+200mV。上述分析表明，该预放大级支持所需的宽共模范围。具体地，通过引入NMOS输入晶体管增加较高的共模电压，以便栅-漏结位于输入端和高压干线之间，而不是栅-源结位于输入端和高压干线之间。因此，该预放大级包括位于高压干线和灌电流源IS12之间的两条支路，每条支路包括串联的连接至高压干线的上电流源和连接至灌电流源的NMOS输入晶体管。上电流源被实现为PMOS晶体管，灌电流源IS12被实现为NMOS晶体管。
预放大器级本质上被设计为允许具有大的共模电压范围的输入信号，并且将该输入信号转换成具有较窄共模电压变化的输出信号。这是通过差分电流至差分电压转换以限定输出电压实现的。这提供了对输入端处的共模电压变化不敏感的输出。输出端处的较窄的共模电压变化实际上可以为零或接近零。输出信号可以以此方式被认为抑制了共模变动。这意味着来自该预放大器级的输出可以馈送至具有较小的允许共模电压范围的放大器。因此，该预放大器级可以容忍具有比主放大器级300可容忍的共模电压范围更大的共模电压范围的输入信号，并且产生具有比主放大器级可容忍的共模电压范围更小的共模电压范围的输出。
现在说明共模的电路功能。在图3中示出了每条支路中的电流的假设值。假设电流源ISlO和ISll中的每一个提供电流I :通过ISlO的电流=通过ISll的电流=I假设通过电流沉IS12的电流=2X11。在共模中，当INP和INN处的电压相同时通过丽I的电流=通过丽2的电流=II。通过MP4的电流=通过MP5的电流=(I-Il)假设RlO = Rll =R则outpl和outnl处的电压为Voutpl = Voutnl = (I-Il) *R (11)在参考电流产生电路200中，假设流过ISl的电流=I2/n (如下文所述，使IS13中的电流为12)节点N2处的电压=vddc/2,因此R3的值为R3 = (n*vddc) / (2*12) = n*Rref (Rref = vddc/2*I2)由于电流源ISl中的电流以“η”为倍增因数在电流源IS13中成镜像，因此通过IS13的电流为=12。为了使outp2和outn2处的共模电压等于vddc/2，R4和R5的电阻值应当为R3的电阻值的2/n倍。因此，R4= R5 = 2*Rref。当outpl和outnl相同时，流过MP6和MP7的电流=12/2。outp2和outn2处的电压为Voutp2 = Voutn2 = I2*Rref = vddc/2 (12)因此，outp2和outn2处可用的共模电压将为vddc/2。现在将针对差分输入说明该接收器电路功能。图3还示出了流过的差分电流。当INP变得比INN高时，它产生差分电流Al。Δ Vin = Vinp-VINN (13)通过MNl的电流=Ι1+Λ I通过MN2的电流=11-Λ I通过MP4的电流=通过RlO的电流=I-(11+Λ I)
通过MP5的电流=通过Rll的电流=I-(Il-AI)outpl处的电压为Voutpl = [Ι-(Ι1_Λ I)]*R (14)outnl处的电压为Voutnl = [I-(11+Δ I) ] *R (15)由于Ι-(ΙΙ-ΔΙ) > Ι-(Ι1+Δ I),因而遵循 Voutpl > Voutnl。因此，当INP相对于INN变为正时，outpl 相对于outnl变为正。Δ Voutl = Voutpl-Voutnl = 2*AI*R (16)第一级的增益为Avl = ( Δ Voutl) / ( Δ Vin) (17)outpl和outnl之间的该电压差在MP4和MP5之间产生电流差。将该电流差异称为AI2JUMP6中的电流为IMP6 = (12/2)-Δ 12并且，MP7中的电流为IMP7 = (12/2)+ Δ 12outp2处的电压为Voutp2 = [(Ι2/2) + Δ I2]*2Rref (18)outn2处的电压为Voutn2 = [ (12/2) - Δ 12] *2Rref (19)由于[(12/2)+Δ 12] > [I (12/2) - Λ 12]，因此Voutp2 > Voutn2 (20)因此，当INP相对于INN变为正时，outp2相对于outn2变为正。Δ Vout2 = Voutp2_Voutn2 = 4* Δ I2*Rref (21)该电压差Δ Vout2馈送至第二放大级。如果outp2和outn2处的电压摆动为从OV至vddc,则outp2和outn2可以被馈送至用来形成放大器AMP2的反相器。如果预放大级100和第一放大级200的倍增增益不足以在outp2和outn2处产生OV至vddc的目标电压摆动，则类似于级200的多于一级的放大级可以用作放大器AMP2。接收器的最终输出OUT将具有从OV至vddc的摆动。图4图示根据本发明的输入共模电压和输出共模电压之间的关系。输入信号400可以为不意图中不出的输入共模范围的范围内的任何值。信号410为outpl和outnl处的信号。该信号的共模电压可以近似固定在如上文定义的值处。波形420示出了 outp2和outn2处的波形。该信号的共模电压将为vddc/2。该信号的摆动可以为从OV到vddc，或者根据由预放大级100和第一放大级300提供的增益它可以更小。波形430示出了最终的输出信号OUT。该信号也具有vddc/2处的共模电压，并且该信号的摆动将为从OV至vddc。本发明可以用来实现具有宽共模范围的任何种类的差分接收器接口。这种差分接口的示例为 LVDS、HDMI、DisplayPort、PCI-Xpress、USB 2. O、JEDEC 204A、DDR(HSTL/SSTL)。多种修改对本领域技术人员来说将是明显的。
权利要求
1.一种差分放大器电路，包括 差分预放大级(100)，该差分预放大级(100)被设计为允许具有第一共模电压范围的输入信号，并被设计为产生具有较窄共模电压变化的输出； 主差分放大级(300)，该主差分放大级(300)被设计为允许具有比第一共模电压范围小的第二共模电压范围的输入信号，其中预放大级的输出具有比第二共模电压范围小的共模电压变化。
2.根据权利要求I所述的电路，其中差分预放大级产生差分电流输出并包括差分电流至差分电压转换电路(MP4，MP5，RIO, Rll)。
3.根据权利要求I或2所述的电路，其中预放大级包括位于高压干线和灌电流源(IS12)之间的两条支路，每条支路包括串联的连接至高压干线(Vddio)的上电流源(IS10，IS11)和连接至灌电流源(IS12)的NMOS输入晶体管(MN1，丽2)。
4.根据权利要求3所述的电路，其中每个上电流源(IS10，IS11)包括PMOS晶体管。
5.根据权利要求4所述的电路，其中灌电流源(IS12)包括NMOS晶体管。
6.根据前述权利要求中任一项所述的电路，还包括偏置电流产生电路(200)。
7.根据前述权利要求中任一项所述的电路，其中主放大级包括位于源电流源(IS13)和接地之间的两条支路，所述源电流源连接至高压干线(Vddio)，每条支路包括串联的连接至所述源电流源的主放大级输入晶体管(MP6，MP7)和连接至所述接地的电阻器。
8.根据权利要求6或7所述的电路，其中偏置电流产生电路(200)用来产生用于控制源电流源(IS13)的控制信号。
9.根据权利要求7或8所述的电路，其中源电流源(IS13)包括PMOS晶体管。
10.根据权利要求9所述的电路，其中每个主放大级输入晶体管(MP6，MP7)包括PMOS晶体管。
11.根据前述权利要求中任一项所述的电路，还包括第二主放大级(APM2)。
12.根据前述权利要求中任一项所述的电路，其中预放大级(100)由第一电压范围供电，并且电路输出适于位于较小的第二电压范围内。
13.根据权利要求11或12所述的电路，其中第二主放大级(APM2)由第二电压范围供电，并且第一电压范围和第二电压范围一起包括双电压集成电路的一对双电源电压。
14.一种放大差分输入信号的方法,包括 对具有第一容许共模电压范围的输入信号进行差分预放大(100)，以产生具有较窄共模电压变化的输出； 对具有比第一共模电压范围小的第二容许共模电压范围的输入信号进行主差分放大(300)，其中预放大的输出具有比第二容许共模电压范围小的共模电压变化。
15.根据权利要求14所述的方法，其中所述差分预放大步骤产生差分电流输出并包括差分电流至差分电压转换。
全文摘要
一种差分放大器电路，包括差分预放大级，该差分预放大级被设计为允许具有第一共模电压范围的输入信号，并被设计为产生具有较窄共模电压变化的输出。该预放大器级被设计为接收大的共模输入电压并处理该信号，以便它可以由主放大级放大，该主放大级被设计为允许具有较小的共模电压范围的输入信号。
文档编号H03F3/45GK102684619SQ20121005270
公开日2012年9月19日 申请日期2012年3月2日 优先权日2011年3月7日
发明者苏尼尔·卡桑尼伊尔 申请人:Nxp股份有限公司