基于两级放大器的stt-ram读取电路的制作方法
【技术领域】
[0001] 本实用新型涉及一种基于两级放大器的STT-RAM读取电路。
【背景技术】
[0002] 传统的随机存取存储器（RAM)如动态随机存取存储器（DRAM)具有比较低廉的价 格，但是存取速度较慢、耐久性较差并且数据只能保存很短的一段时间。由于必须隔一段时 间刷新一次数据，这又导致了功耗较大。静态随机存取存储器（SRAM)具有存取速度较快、 功耗较低，非易失性等优点，但是价格昂贵、集成度较低。
[0003] 近年来新兴的自旋转移力矩随机存取存储器（STT-RAM)由于其高密度、低漏电流、 非易失性、超长的耐久性以及快速读写等优点，有望成为未来高速缓存的首选产品。
[0004] 本专利基于一种新颖的树型读取电路方案，提出了可以有效降低该读取电路总体 功耗的改进结构。这种新颖的树型读取方案采用开环放大器作为读取电路的比较器，开环 放大器不需要重启时间，可以进行连续比较，故采用开环放大器可以提高电路的读取速度， 具有读取时间短的优点。该方案采用两级运放级联结构，增大了输出摆幅和增益，提高了与 数字系统对接时整个读取电路的可靠性。
【发明内容】
[0005] 本实用新型的目的在于提供一种有效的提高读取速度，节省了功耗，增大了输 出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性的基于两级放大器的 STT-RAM读取电路。
[0006] 为实现上述目的，本实用新型的技术方案是：一种基于两级放大器的STT-RAM读 取电路，包括一开环放大器及与该开环放大器连接的并行磁隧道结、控制逻辑电路和第一 反相器，所述第一反相器还连接有第一 D触发器和第二D触发器，所述第一 D触发器和第二 D触发器的时钟控制输入端分别连接至第一时钟输出模块的第一时钟信号输出端和第二时 钟信号输出端；所述开环放大器第一 MOS管的源极、第二MOS管的源极、第六MOS管的源极 和第八MOS管的源极均连接至VDD端，所述第一 MOS管的栅极与第二MOS管的栅极连接，所 述第六MOS管的栅极与第一 MOS管的漏极相连接至第三MOS管的漏极，所述第八MOS管的 栅极与第二MOS管的漏极相连接至第四MOS管的漏极，所述第三MOS管的源极与第四MOS 管的源极相连接至第五MOS管的漏极，所述第五MOS管的源极连接至地，所述第六MOS管的 漏极连接第七MOS管的漏极，所述第七MOS管的源极接GND，所述第八MOS管的漏极与第九 MOS管的漏极相连接至第一反相器的输入端，所述第九MOS管的源极接地，所述第七MOS管 的栅极与第七MOS管的漏极及第九MOS管的栅极连接，所述第三MOS管的栅极和第一 MOS 管的源极分别连接至并行磁隧道结的两端，所述第四MOS管的栅极连接至控制逻辑电路， 所述第一 D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据 和低位数据，所述控制逻辑电路还连接有一用于提供参考电压的外部电压输出电路；还包 括一第十MOS管，所述第三MOS管的栅极与并行磁隧道结的连接点连接至第十MOS管的漏 极，所述第十MOS管的源极接地，所述第十MOS管的栅极连接第二时钟输出模块的第三时钟 信号输出端。
[0007] 在本实用新型实施例中，所述控制逻辑电路包括由第一 D触发器反相输出信号和 第一时钟信号输出端输出的第一时钟信号控制的双向开关电路，所述双向开关电路包括相 互连接的第一双向开关和第二双向开关，所述双向开关电路用于控制第四MOS管栅极与外 部电压输出电路的第一、第二和第三参考电压输出端的连接。
[0008] 在本实用新型实施例中，所述第一时钟输出模块包括第一延时电路、第二延时电 路、第三双向开关和第四双向开关，所述第一延时电路和第二延时电路连接至第三时钟信 号输出端，所述第三双向开关和第四双向开关分别用于控制第一延时电路和第二延时电路 与第一时钟信号输出端和第二时钟信号输出端的连接。
[0009] 在本实用新型实施例中，所述第一延时电路的延迟时间小于第二延时电路的延迟 时间。
[0010] 相较于现有技术，本实用新型具有以下有益效果：本实用新型电路采用开环放大 器，节省了电路的重启时间，提高了电路的读取速度；开环放大器采用了两级运放级联结 构，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠 性；内置控制逻辑，降低了使用难度，和外围系统的控制成本；此外，与其他读取电路相比， 本电路采用树型的读取方案，具有较快的读取速度、较小的硬件消耗、较低的成本等优点。
【附图说明】
[0011] 图1为磁隧道结的两种结构图。
[0012] 图2为开环放大器的两级运放基本结构图。
[0013] 图3为本实用新型读取电路的电路原理图。
[0014] 图4为本实用新型所设计的读取电路的工作流程图。
[0015] 图5为控制逻辑电路原理图。
[0016] 图6为第一时钟输出模块原理图。
[0017] 图7为本实用新型读取并行磁隧道结结构的STT-RAM的仿真图。
【具体实施方式】
[0018] 下面结合附图，对本实用新型的技术方案进行具体说明。
[0019] 本实用新型的一种基于两级放大器的STT-RAM读取电路，包括一开环放大器及与 该开环放大器连接的并行磁隧道结、控制逻辑电路和第一反相器，所述第一反相器还连接 有第一 D触发器和第二D触发器，所述第一 D触发器和第二D触发器的时钟控制输入端分 别连接至第一时钟输出模块的第一时钟信号输出端和第二时钟信号输出端；所述开环放大 器第一 MOS管的源极、第二MOS管的源极、第六MOS管的源极和第八MOS管的源极均连接至 VDD端，所述第一 MOS管的栅极与第二MOS管的栅极连接，所述第六MOS管的栅极与第一 MOS 管的漏极相连接至第三MOS管的漏极，所述第八MOS管的栅极与第二MOS管的漏极相连接 至第四MOS管的漏极，所述第三MOS管的源极与第四MOS管的源极相连接至第五MOS管的 漏极，所述第五MOS管的源极连接至地，所述第六MOS管的漏极连接第七MOS管的漏极，所 述第七MOS管的源极接GND，所述第八MOS管的漏极与第九MOS管的漏极相连接至第一反相 器的输入端，所述第九MOS管的源极接地，所述第七MOS管的栅极与第七MOS管的漏极及第 九MOS管的栅极连接，所述第三MOS管的栅极和第一 MOS管的源极分别连接至并行磁隧道 结的两端，所述第四MOS管的栅极连接至控制逻辑电路，所述第一 D触发器和第二D触发器 的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据，所述控制逻辑电路还 连接有一用于提供参考电压的外部电压输出电路；还包括一第十MOS管，所述第三MOS管的 栅极与并行磁隧道结的连接点连接至第十MOS管的漏极，所述第十MOS管的源极接地，所述 第十MOS管的栅极连接第二时钟输出模块的第三时钟信号输出端。
[0020] 所述控制逻辑电路包括由第一 D触发器反相输出信号和第一时钟信号输出端输 出的第一时钟信号控制的双向开关电路，所述双向开关电路包括相互连接的第一双向开 关和第二双向开关，所述双向开关电路用于控制第四MOS管栅极与外部电压输出电路的第 一、第二和第三参考电压输出端的连接。
[0021] 所述第一时钟输出模块包括第一延时电路、第二延时电路、第三双向开关和第四 双向开关，所述第一延时电路和第二延时电路连接至第三时钟信号输出端，所述第三双向 开关和第四双向开关分别用于控制第一延时电路和第二延时电路与第一时钟信号输出端 和第二时钟信号输出端的连接。所述第一延时电路的延迟时间小于第二延时电路的延迟时 间。
[0022] 为让本领域技术人员更加了解本实用新型的技术方案，以下结合附图具体讲述本 实用新型的原理。
[0023] STT-RAM 内部用于存储数据的磁隧道结（magnetic tunnel junctions, MTJs)有 两种结构：串行磁隧道结(如图I (1)所示）和并行磁隧道结(如图I (2)所示)。
[0024] 串行磁隧道结由两层铁磁层夹杂一层氧化镁氧化层组成，其中底层铁磁层为参考 层（reference layer)，具有固定的磁向；而另一层铁磁层为自由层（free layer)，其磁向 可以通过转变电流（switching current)来改变，当两层铁磁层的磁向相反时，磁隧道结处 于高阻态；当两层铁磁层的磁向相同时，磁隧道结处于低阻态；而并行磁隧道结的自由层 是由两个可以独立控制磁向的区域组成，其中软区（soft domain)只需通过一个小电流就 可以改变磁向，而硬区（hard domain)则需要一个较大的电流才可以改变磁向，由于两个区 域的磁向有四种组合，故并行磁隧道结具有四种电阻状态，因为并行磁隧道结具有较高的 隧道磁致电阻率（Tunneling Magneto-resistance ratio(TMR))、较小的转换电流以及更 高的可靠性等优点，所以本实用新型采用并行磁隧道结作为STT-RAM的存储结构。
[0025] 本专利提出一种新颖的树型读取电路方案，采用开环放大器作为读取电路的比较 器。由于开环放大器不需要重启时间，可以进行连续比较，故采用开环放大器可以提高电路 的读取速度，具有读取时间短的优点。由于所需要比较的电压差值并不大，为了可以把较小 的电压放大到数字系统可以识别的程度，比较器的增益就需要比较大。为了增加开环放大 器与数字系统对接的可靠性，开环放大器的输出摆幅又要求比较大。所以，为了获得比较大 的增益和摆幅，本专利采用图2所示两级运放级联的结构。为了节省功耗的同时获得比较 高的增益，第一级的放大器采用共源共栅的结构，为了获得较大的摆幅，第二级采用共源级 的简单结构。在数字系统中，常常要求电压的摆幅等于工作电压（VDD)，开环放大器的摆幅 不能达到这个要求。由于反相器的输出摆幅可以等于工作电压（VDD)，可以对开环放大器的 输出摆幅起到放大的作用，故在开环放大器的输出端V wt，串接了一个反相器，使得最终的 输出电压摆幅可以达到数字系统对电压摆幅的要求，以增加整个系统信号传递的可靠性。
[0026] 本专利所设计的读取电路的电路原理图如图3所示，由于一个并行磁隧道结有 四种阻值，阻值关系为：Rll>Rl〇>R〇l>R〇〇,其中Rll、Rl〇、R〇l、ROO分别为存储数据为11、 10、01、00的并行磁隧道结所对应的电阻阻值；当第三时钟信号CONT为高电平时，NMOS (第十MOS管M10)进入饱和区（第十MOS管MlO应为一个长沟MOS管)，产生一个固定值 的读取电流，该电流流过并行磁隧道结，会产生读取电压Vin，由于并行磁隧道结中存储 的数据不同，其阻值不同，产生的读取电压Vin会有4种不同的电压值，其电压关系为： V11〈V10〈V01〈V00,其中VII、V10、V01、VOO分别为存储数据