专利名称：接收器的制作方法
技术领域：
本发明涉及接收器，且更具体地，涉及一种具有混频器的接收器，其中呈现到信号输入的阻抗对所需信号频率处的信号为高，并且对非所需频率为低。
背景技术：
蜂窝式移动终端中的典型射频(RF)接收器的设计服从若干设计约束。第一个约束是对可靠地检测所需频率通道中的很弱的信号的能力的限制。第二个约束是在存在很强的干扰信号的情况下仅检测稍微更强的带内信号的能力。例如对于GSM系统，接收器在不存在干扰的情况下必须能够可靠地检测具有-IOSdBm的强度的信号，而在存在20MHz或更大偏移处的OdBm干扰信号的情况下必须能够可靠地检测具有_99dBm的强度的信号。解决由很强干扰信号导致的问题的最通常的解决方案是在接收器的输入处使用很高品质因数(Q)的带通滤波器。这些滤波器典型地是表面声波(SAW)滤波器，其以 2. 5dB的典型衰减通过接收带，并且将带外信号(例如离开接收带10-20MHZ)衰减20dB。 这些滤波器是高度线性的，并且典型地导致带外干扰信号减小到约与带内干扰相同的水平 (-23dBm)ο但是存在与此方法相关联的若干缺点。第一个是带内衰减趋向于使得较难以检测弱信号，产生对滤波器之后的甚至更灵敏的接收器的需要。更重要地，当前没有经济的方式以与跟随它们的有源电路相同的过程来实施SAW滤波器或它们的等效物，所述有源电路典型地使用CMOS或BiCMOS过程以及硅或硅锗技术来生产。结果是SAW滤波器显著地增加了成本，并且消耗典型手机中有同等价值的电路板面积。此问题由于移动手机必须与不同频带的迅速扩大兼容而进一步恶化。图1是用于提供多带兼容性的示范的现有技术系统100的图示。由于每个带具有不同的通带和不同的阻带，每个带需要分离的SAW滤波器102A，并且因此需要到分离的接收器输入104A的分离的输入端口，以及来自任何发射/接收(T/R)交换器106A或类似装置的分离的输出。图2是根据现有技术的线性的时间变化的(LTV)低通滤波器200的图示。滤波器 200可以通过将如可以用于开关电容器滤波器的分离的和传统上不相关的区域中的三个电容器和两个开关组合而构建。可以跨端口 V。+和V。-地驱动频率Fsw的差动电流。所得到的滤波器的带宽等于(CiA;) -Fsw0施加电流信号到频率Fsw+dF处的Vi,其中dF是偏移频率， 导致具有频率dF的差动输出电压(V。+-V。_)以及具有带宽(CVC。)-Fsw的滤波幅度。输入电压Vi通过具有2 · (CiZC0) · Fsw的带宽、以Fsw为中心的LTV带通滤波器来部分地滤波
发明内容
为克服已知问题，有必要提供包括能克服已知问题的混频器的接收器。本发明的一示范实施例提供了一种接收器。所述接收器包括放大器，输出阻抗以及混频器。所述放大器用于产生一放大输出。所混频器具有分别耦合至所述放大器所述该输出阻抗的输入和输出。所述输出阻抗设置所述混频器输入处的频率选择性，以及所述混频器被配置来对来自所述放大输出的信号做下变换，并在所述混频器的输出处产生下变换信号。本发明的另一示范实施例提供了一种接收器，其包括混频器，具有输入和输出，所述混频器的一个输入阻抗提供带通响应；一个或多个输出阻抗，耦合到所述混频器的所述输出，其中所述输出阻抗为所述提供在混频器的输入的带通响应设置一个带宽；以及低噪声放大器(LNA)，具有耦合到所述混频器的输入和输出，所述LNA配置成提供预定输入范围上的基本上线性的跨导。本发明的又一示范实施例提供了一种接收器，其包括放大器，用于产生一放大输出；混频器，所述混频器被配置来对来自所述放大输出的信号做下变换，并在所述混频器的输出处产生下变换信号；以及频率选择性的设置装置，所述频率选择性的设置装置根据所述混频器所采用的本地振荡器(LO)频率设置提供在所述混频器输入处的频率选择性。上述接收器一个重要的技术优点是其增大其他标准接收器的宽带线性的能力，显著地减少了成本。通过阅读结合附图的随后的详细描述，本领域的技术人员将进一步理解本发明的优点和优良特征，以及其他重要方面。
图1是用于提供多带兼容性的示范的现有技术系统的图示；图2是根据现有技术的线性时间变化的(LTV)低通滤波器的图示；图3A是用于使用这里描述的发明来提供正交带GSM兼容性的示范系统的图示；图3B是根据本发明的一示范实施例的使用频率选择性的系统的图示；图4是根据本发明的一示范实施例的使用附加的输入LC谐振器的高性能应用的系统的图示；图5A到5C是曲线500、502和504，演示作为基于MOSFET的无源混频器的时间变化的输入电阻的结果，线性可如何降级；图6是根据本发明的一示范实施例的、由具有连接在一起的输入的代表性I/Q混频器所导致的依赖于相位的电阻的曲线图；图7是根据本发明的一示范实施例的一系统的图示；图8是根据本发明的一示范实施例的一系统的图示；图9是作为输入信号的结果的开关电阻的图示；图10是根据本发明的一示范实施例的、用于改善混频器线性的互补CMOS开关的图示；图IlA到IlC是示出根据本发明的一示范实施例的电路参数的曲线；图12是根据本发明的一示范实施例的示范驱动结构的图示；以及图13是根据本发明的一示范实施例的、用于执行平衡_不平衡变换器(balim)功能同时执行到LNA输入的阻抗匹配的电路的图示。
具体实施例方式在后面的描述中，类似的零件在整个说明书和附图中分别以相同的参考数字来标记。所绘制的图可能不是按比例的，并且某些部件可以以一般化的或示意的形式示出，并且为了清楚和简明而由商业的名称来标识。在一个示范实施例中，本发明允许在CMOS集成电路上存在很强的带外干扰的情况下检测弱的带内信号，而不需要如可传统上使用SAW滤波器实现的外部高Q滤波。这些电路也可以与合适的LO组合以允许多带工作，如完全的四带GSM/DCS/PCS工作。另外，与对外部滤波器的传统需求的消除组合的输入的相对宽的带宽除了允许来自T/R交换器的所需输出的数目的减少之外，还允许接收器所需的输入的数目的减少。例如，在GSM/DCS/ PCS手机中，可以使用两个抽头，取代传统上对三个的需求。在另一示范实施例中，可以通过连接低噪声放大器(LNA)和无源混频器，无SAW滤波器或其他类似部件地实施接收器的前端。如这里使用的，连接可以包括直接连接、通过一个或多个中介部件的连接或者其他合适的连接。此配置在存在强的带外阻挡信号时向下转换弱RF信号。LNA可以包括高度线性的跨导体或其他合适的部件，其允许递送到LNA负载的电流信号被提供有来自任何跨导非线性的可接受的低失真。LNA的输出连接到混频器的输入，以便使用混频器的时间变化特性将所接收的信号向下转换成低-中间频率(IF)或基带信号。另外，混频器的输入起到LNA的负载网络的部分的作用。此连接允许因混频器的时间变化特性而起到带通滤波器的作用的混频器的输入阻抗对LNA的输出电压滤波。此滤波行为减小了非期望的干扰信号的幅度，以及通过减小由干扰信号导致的电压电平而增大 LNA的线性，该干扰信号另外可能将LNA驱动到非线性的工作模式，其还可导致所需接收信号的互调制和/或增益减小。在另一示范实施例中，LNA可以是具有单端到差动的转换匹配网络的伪差动的、重退化(heavily degenerated)的共源放大器。可替选地，可以使用单个端的LNA、完全差动的LNA或其他合适的LNA电路。LNA负载网络可以包括与无源混频器输入并联连接的并联的电感器/电容器(LC)网络。与混频器输入并联的RF扼流器(choke)、连接在LNA和混频器输入之间的变压器或其他合适的负载网络也可以或可替选地使用。无源混频器可以是将预定带通响应提供到被提供到其输入端口的信号的任何合适的混频器。在一个实施中，该混频器可包括由正交LO信号驱动的两个双平衡无源混频器。一种合适的技术用来确保混频器开关中的高线性和可靠性。例如，混频器输出负载可包括一个或若干大电容器，其动作以设置混频器的有效带宽。此带宽不仅影响混频器的输出低通带宽，而且设置中心靠近LO或参考频率的、出现在混频器的输入的类似带通的响应的带宽。所得到的带通特性衰减由大的频率差所分离的干扰信号，以便不使混频器和后续电路过载，以及有助于确保这样的干扰信号不使LNA的输出过载。通过使用与输出串联地放置的LC箱，如其中LC箱被调谐到大约LO频率的两倍， 线性、增益和噪声系数也可得以进一步改善。图3A是用于通过使用这里描述的混频器105B来提供无滤波器的四带GSM兼容性的示范系统300A的图示。图3B是根据本发明的一示范实施例的使用频率选择性的系统300B的图示。系统300B避免了需要基于低Q LC谐振器的滤波器，如典型地用来实现LNA输入匹配的上述滤波器，并且此频率选择性代替为被推迟，直到LNA阶段之后。为了完成此系统，LNA输入应比传统接收器更加线性，例如比传统GSM接收器中的线性大约20dB。在一个示范实施例中，线性可部分地通过增大噪声系数来改善，因为噪声系数不再通过输入SAW滤波器的带内衰减而降级。然而，LNA的输出线性可对信号处理提出了大得多的挑战，因为来自输入的任何已经是强阻挡的信号将已被典型地放大IOdB与20dB之间。例如，输入上的OdBm信号将导致输出处的大约+15dBm，或约4伏峰值摆动(对于200 Ω的典型片上阻抗)，其为对于线性RF 集成电路为禁止的大摆动。通过提供具有以期望频率为中心并且具有足够窄的带宽的高Q 带选择输出阻抗的LNA输出，使得此带宽之外高功率干扰将被衰减到LNA输出为足够线性的电压电平，此问题可得以克服。所接收的信号通过第一贯通阻抗匹配314，逐步增大电压摆动同时减小电流摆动以更好地驱动LNA 316。此LNA放大来自该阻抗匹配的信号并以电流模式驱动它到一负载上，该负载包括由与两个无源混频器302Α和302Β并联的电容器318和电感器320构成的 LC箱。这些无源混频器由本地振荡器信号开关；混频器302Α由来自缓冲器310的信号在0 度相位处开关，且混频器302Β由来自缓冲器312的信号在90度相位处开关。每个混频器 302Α和302Β由大电容器(分别为308Α和308Β)加载，并然后驱动附加处理(分别为304 和306)的基带链。高Q阻抗由跟随LNA的无源混频器302Α和302Β的时间变化行为所提供。如下面讨论的，无源开关混频器302Α和302Β可以动作以将其输出阻抗的频率响应与其LO频率或开关频率卷积，以提供以开关频率为中心的调谐的高Q滤波器。与任何其他负载电路组合的所得到的混频器302Α和302Β的时间变化的输入阻抗设置LNA的输出负载并且因而设置其增益。由于此阻抗采取窄带峰的形式，此带之外的信号将趋向于在LNA输出处相对于带内信号衰减，导致对LNA输出和后续电路的减小的线性需求。与此滤波动作同时，混频器动作以将其输入下转换成低通滤波的基带或低IF信号。在一个示范实施例中，混频器可配置成产生同相输出304和正交输出306信号。在另一实施例中，使用高电压摆动LO信号来驱动混频器，以使开关工作在高度线性的模式。此高电压LO实施又需要专门化的高摆动驱动器和混频器偏置技术，以保证高摆动下的可靠性。如开关混频器302Α和302Β的无源混频器的一个特性在于它们是双向的并且因此趋向于在它们的输入和输出阻抗之间产生时间变化的互作用。类似于上面描述的开关电容器效应，这意味着放置在无源混频器302Α和302Β的输出上的大电容器308Α和308Β与混频器互作用以形成输出低通滤波器，其在频域中与LO卷积以形成以开关频率为中心或接近开关频率的输入带通阻抗响应。图4是根据本发明的一示范实施例的使用附加的输入LC谐振器的高性能应用的系统400的图示。系统400提供附加的滤波以及阻止连接到输入的电容去调谐该响应。如在简单电容性负载的情形中，此电路提供高Q输入带通阻抗。如前面部分中所讨论的优点在于输入阻抗的带通形式在它们被转变成电压之前可以用于衰减带外电流模式信号，从而在驱动该电路到非线性之前增大可以施加在LNA的输入处的带外信号强度。不幸地是，简单开关电容性结构，甚至在在如图4中所示的差动实施中，不适合于高性能的应用，如蜂窝手机。这些问题主要涉及混频器线性以及典型需要的正交输出的产生。电感器402和电容器404形成并联的谐振箱，其具有处于或接近所需接收频率的峰值阻抗。此箱与由开关406、408、410和412组成的无源混频器并联。在任何给定时间， 或者开关408和412是闭合的、或者开关406和410是闭合的，在Vsw的每半个周期以交替的极性跨Co地连接该箱。图5A到5C是曲线500、502和504，演示作为基于MOSFET的无源混频器的时间变化的输入电阻的结果，线性可如何降级。结果是由接近LO频率的输入信号所看到的有效平均阻抗将依赖于LO与RF之间的相位关系，如图5B和图5C中所描绘的。对于与LO频率 Flo相差一偏移dF使得Fkf = FL0+dF的RF频率Fkf，这导致对处于频率dF的RF信号的幅度调制，潜在地导致二阶非线性效应并且有效地减小所需的阻挡器衰减。另外，当在混频器中使用FET开关器件时如果显著的漏_源电压Vds跨开关器件地出现则会发生非线性。由于 FET晶体管中的许多物理效应，如接近漏区的沟道夹断和对短沟道器件的速度饱和，FET开关的电阻典型地是沟道电压的函数，导致开关电压与电流之间的非线性。可以通过将该器件的Vds保持为尽可能低而减小此非线性，因为随着Vds幅度接近零，该电阻变得更线性。此问题可以通过使标称的R。h为低而部分地解决，但是也可以或可替选地使用另外的方法以减小Vds。图6是根据本发明的一示范实施例的、由具有连接在一起的输入的代表性I/Q混频器所导致的依赖于相位的电阻的曲线600。在需要同相(I)和正交(Q)信号的情形中，混频器部分可以由分别由同相和正交LO信号所驱动的两个混频器构成。在传统的实施中，典型地需要两个混合芯之间的一些隔离以避免两个混频器的混合动作之间的互作用。但是， 在此情形中，通过将I和Q混频器的RF输入系结(tying)在一起可以得到几个益处。第一个益处是简单性，其由于可以共享所有的有源输入电路(例如LNA)而导致较低的功率消耗。第二个效果是由于I和Q混频器是90度异相的，该两个混频器的时间变化的输入电阻的二次谐波分量趋向于彼此抵消，这去除了上面描述的依赖于相位的电阻，并且从而减小不经意的边带产生。图7是根据本发明的一示范实施例的系统700的图示。对于LO的第一个四分之一周期，开关702和708是接通的。然后对于LO的第二个四分之一周期，开关702和704 是接通的。对于LO的第三个四分之一周期，开关704和708是接通的，并且对于LO的最后的四分之一周期，开关706和708是接通的。此配置的一个缺点在于在任何给定时刻，I和 Q混频器的输出被短路在一起。由于被短路的此精确配置在每四分之一 LO周期改变，在输出电容器之间共享的电荷可以产生快速的泄漏路径。例如，在第一个四分之一周期中，CI+ 被短路到CQ-以及CI-到CQ+，于是每对具有相等的电压，并且在第二个四分之一周期中， CI+被短路到CQ+以及CI-到CQ-。为了此改变的发生，(VI/2) · CQ的电荷必须从CI+传送到Cl-，这将需要输出电容器的快速放电，低频增益的严重减小以及有效带宽的大规模加宽，所有这些都是不可接受的。因此，在克服依赖于相位的阻抗和正交的下转换的问题的过程中，引入先前没有识别并且必须处理的一个新问题1和Q之间的泄漏。描述泄漏问题的一个可替选的方式是注意到此泄漏发生在2 -Flo的频率处。人可以将在混频器Zi(coRF)的输入处看到的阻抗视为并联的组合Ζ^ω^-ω。I Ζ0(ω,0+ωΕρ), 其中Ztj(Co)是由频率ω处混频器的输出看到的阻抗。在混频器的输出上放置大电容器意味着随着ωιο, Ζ0(ωιο-ωΕρ) — c ，但是对于Ζ() ( ω ω KF)导致很低的阻抗。该低阻抗，高频项趋向于分路(shunt)高阻抗低频项，其减小增益并且增大带宽。对于典型的单个相位(非正交)情形，此效应不出现，因为二次谐波分路效应仅在RF与LO之间的瞬时相位接近90度时起作用，并且因此主要当下转换的信号不论以何种方式通过零时起作用。图8是根据本发明的一示范实施例的系统800的图示。开关802、804、806和808 的工作如前面针对图7的开关702到708描述的而发生。通过添加与大输出电容器CI和 CQ串联的谐振并联LC箱810、812、814和816，并且将它们调谐到大约2 · Fuj，可以使该阻抗走高到接近Fuj-Fkf和Fu^Fkf 二者。通过使用值L.Q·(ωιο+ωΕΡ)用于小值 | ω L。-ω KF |，以及 1/(Cl · |ωω_ωΚΡ|)用于较大值，谐振箱可以用于恢复混频器的频率选择性，同时允许正交的下转换。添加这些箱的第二个益处是它们允许接通的开关的漏在RF意义上跟踪它们的源(同时在低频意义上仍然跟踪输出电容)，使得结果为依赖于信号的Vds的减小，并因此增大线性。图IlA到IlC为曲线1100Α到1100C，示出如图8所示的根据本发明的示范实施例的电路参数。曲线1100Α示出混频器的相关阻抗的示范图示，其中Zbb = 1/sCo、Zin, Z2lo 是调谐的RLC。图IlB示出输出阻抗为Zbb、Zin和Rch的组合的函数的示范曲线1100B。这些是 1100A的阻抗，但Zin由Fuj转变成以基带为中心。此图演示了 Zin对有效Zout的影响。图IlC示出了基于ZiruRch、频率移动的Zbb*Z2U)的组合的输入阻抗的示范曲线 IlOOC0此曲线演示了 Zin与经转变的Ζ2ω之间的互作用如何设置最大的有效Zin。此外， 其演示了这些阻抗与经转变的Zbb之间的互作用如何设置输入带宽。最后，此曲线示出了 Rch如何限制有效Zin的宽带衰减。在使用如MOSFET的FET器件的实施中，当开关接通时的点以及其接通状态期间的电导二者都不仅依赖于LO驱动的栅电压，而且依赖于输入源电压和输出漏电压。一个结果是强输入信号可以调制晶体管的开关点，如图9的有效混合波形所示。第二个效应是强输入信号可以调制开关的gds并从而调制其Ron，其又改变阻挡器信号衰减的程度。这两个效应都导致混频器中的非线性，使性能降级。图9是曲线900，示出了源(输入)电压对给定开关的电阻的影响。因为峰值电阻901相关于带外信号的衰减，所以由大信号导致的电阻的改变意味着影响大的带外信号的二阶非线性，这是高度不理想的。另外，可以看到Vs的改变使开关902的接通时间改变。 这样的时序调制以影响期望和非期望信号二者的方式影响混频器的特性。图10是根据本发明的一示范实施例的、用于改善混频器线性的互补CMOS开关 1000的图示。互补CMOS开关1000的配置允许PMOS开关1002A到1002D以对匪OS开关 1004A到1004D互补的方式响应源电压Vs的改变。使得对第一阶，由RF输入上的大信号导致的晶体管电导的改变将抵消，并且导致趋向于相对独立于源和漏电压的电导，改善了线性。类似地，单独的开关晶体管的有效过渡点的改变将具有相对的极性并且因此它们的影响趋向于对第一阶抵消。尽管使用互补开关增大了混频器的所有端口上的寄生电容，但其不必需要额外的电路来驱动。在一差动混频器中，甚至在没有互补开关的情况下也典型地需要互补的LO信号以驱动两个差动相位，并因此NMOS和PMOS LO驱动的极性可以简单地取反。典型地，PMOS晶体管应该相对于NMOS定比例，以使它们具有相等的电导，即等于值μ · Cox · W/L0要处理的一个另外的问题在于混频器开关的串联电阻在接通时必须是相对低的， 以避免那些开关中的过度噪声产生和其他问题。开关的串联电阻还对可能在混频器的输入处实现的带外衰减的量设置限制，其中带内与带外衰减的比率近似地等于由混频器的输入看到的阻抗与混频器开关的串联电阻的比率，如图Iic中所示。使用具有尽可能大的总栅宽度和当接通时的最大的可能栅驱动电压的短沟道长度晶体管，可以避免这些问题。期望高的栅驱动摆动以最小化混频器开关的串联电阻。另外，增大的摆动可以通过减小RF与LO电压之间的比率VkfA^而改善混频器的有效线性，比率VkfA^近似地等于由rd引入的源电压差与由LO强加的dc栅-源电压之间的比率dVs/Vgs。此比率粗略地与 RF信号对混频器开关的电导的影响成比例，并且因此直接相关于线性。类似地，因为较高的摆动意味着较快的过渡，所以较高的摆动意味着Vs的改变对过渡时间的影响较小，也相关于线性。理想地是，将有可能尽可能高地驱动Vgs，其对于CMOS器件接近于氧化物击穿电压 Vb0xo由于LO驱动信号将典型地是近似正弦的并且因此具有离开其偏置点的相等的最大和最小偏差，栅(L0输入)与其他端口(源、漏和体)之间的任何偏置电压差将添加到此电压差，并且因此减小最大可能的摆动而可能不击穿晶体管。因此规定栅、漏、源和体采取相同的电压通常是有益的。在允许N型和P型晶体管从如三阱或硅上绝缘体(SOI)的体dc隔离的过程中，这可以通过选择偏置电压(典型地基于所需的输出电平)并且将体直接系结到它，同时通过大电阻将漏(基带输出)和栅系结到该电压，并然后AC耦合于RF和LO信号中而得到。图12是根据本发明的一示范实施例的示范驱动结构1200的图示。实现大LO电压摆动(例如LO摆动=2 · VbJ的一个困难在于LO驱动电路必须产生此信号。纯有源的方法将面对此问题任何输出器件将本性地看到此大电压摆动(例如2 · Vbox)，并且将倾向于击穿。如果以具有由LO驱动的栅的FET器件来实施混频器，LO 输入阻抗很大程度上是电容性的。LO缓冲器包括一对CMOS反相器1202A和1202B，它们被差动地驱动并且每个包括 NMOS晶体管1206和1210以及PMOS晶体管1208和1212。反相器1202A和1202B的输出分别通过两个电感器1204A和1204B来差动地驱动混频器1216。这些电感器与任何输入电容谐振以产生增大的电压摆动。此摆动的幅度通过用于缓冲器的每个半周期的可用的电荷来设置。电荷存储在电容器1214上，电容器1214通过Ibias连续地充电，并通过反相器1202A 和1202B交替地放电。互补推挽驱动器1202A和1202B可用来实现合理的效率，同时具有选择用以与混频器的LO输入电容谐振的一个值的、与输出串联放置的电感器1204A和1204B允许电压以大约Q的因数逐步增加，其中Q是包括电感器和混频器输入电容的LCR谐振器的品质因数。 通过选择Q > 2，驱动器输出处的摆动可在驱动所需的峰到峰的摆动(例如大约2-Vbox)的同时保持小于击穿电压。可选地，另外的技术可用来使得输出摆动独立于谐振的Q。通过电流限制推挽阶段，人可以保证Ibias/(Cin · Flo)的峰到峰的摆动，而无论电感器Q(允许使用较高Q的电感器而无须担心过度驱动混频器。注意Q必须至少为2，以允许Vbra的峰到峰的混频器驱动而无须向驱动器提供大于Vb。x。图13是根据本发明的一示范实施例的、用于执行平衡-不平衡变换器功能而同时执行到LNA输入的阻抗匹配的电路1300的图示。电路1300包括匹配电路1302和跨导1304。图13的差动LNA和匹配网络按如下工作。包含差动和公共模式部件二者的一对信号通过电容器1306和1308AC耦合到匹配网络中。由电感1312和1314与电容1310、1306和1308组合而建立的并联谐振起到以差动模式增大电压摆动的作用。由电感1312和1314与电容器1316建立的串联谐振起到抑制公共模式电压摆动的作用。此差动电压信号被提供到晶体管1322和1324的栅，其起到伪差动放大器的作用，且其通过由电感器1318和1320提供的退化(degeneration)来线性化。用于晶体管1322和1324的电流模式信号然后通过共阴共栅(cascode)晶体管1326和1328 来被缓冲。与可能的带内干扰频率分离相比，可实现的LNA将典型地是相对宽带的，且因此必须足够线性以处理最大的阻挡信号强度而在放大弱的期望信号时没有不可接受的降级。此条件对LNA设计强加了两个需求。第一是LNA应具有很高的输入压缩点；第二是 LNA应具有对偶数阶非线性的高度的抑止，因为这些趋向于引起低IF和直接转换接收器中的误操作。当使用共源类型的放大器时，高输入压缩意味着大量的源极退化(source degeneration)。因为噪声和输入匹配的原因，与与相对高的偏置电流组合的源串联的相对大的电感是优选的。特别地，Ibias*L· ω > Vswing，其中Ibias是偏置电流，L是源电感器，且 ω是工作频率。为了抑制偶数阶非线性，一种方法是使用差动LNA。这有助于降低LNA本身中的线性、以及如果跟随着的混频器也是差动的则其驱动的混频器的偶数阶线性二者。如果输入信号必须是单端的，此为通常的情形，则需要某种单端到差动的转换。尽管在此已详细描述了本发明的系统和方法的示范实施例，本领域的技术人员还将认识到，可对这些系统和方法进行各种替换和修改，而不背离所附权利要求的范围和精神。
权利要求
1.一种接收器，包括放大器，用于产生一放大输出；输出阻抗；以及混频器，具有分别耦合至所述放大器所述输出阻抗的输入和输出，其中，所述输出阻抗设置所述混频器输入处的频率选择性，以及所述混频器被配置来对来自所述放大输出的信号做下变换，并在所述混频器的输出处产生下变换信号。
2.如权利要求1的接收器，其中所述提供在混频器输入处的频率选择性包括一带通响应。
3.如权利要求2的接收器，其中所述带通响应以所述混频器所使用的本地振荡器(LO) 频率为中心。
4.如权利要求1的接收器，其中所述混频器配置来将所述输出阻抗的频率响应与本地振荡器(LO)频率卷积，以设置所述混频器输入处的频率选择性。
5.如权利要求4的接收器，其中所述输出阻抗与所述混频器互作用产生一输出低通滤波器，所述输出低通滤波器将所述LO频率与一频率范围卷积而形成具有一输入带通响应的所述频率选择性。
6.如权利要求1的接收器，其中所述提供在混频器输入处的频率选择性降低非期望的干扰信号的幅度。
7.如权利要求1的接收器，其中所述提供在混频器输入处的频率选择性通过降低由干扰信号导致的电压水平来增加所述放大器的线性度。
8.如权利要求1的接收器，其中所述输出阻抗形成一输出低通滤波器。
9.如权利要求1的接收器，其还包括与所述输出阻抗串联的一并联谐振LC箱。
10.如权利要求9的接收器，其中所述并联谐振LC箱被调谐至所述混频器使用的本地振荡器(LO)频率的两倍。
11.如权利要求1的接收器，其中所述混频器是一无源混频器。
12.如权利要求1的接收器，其中所述混频器采用本地振荡器(LO)频率Fuj来下变换具有频率Fsre的信号；输出阻抗，其在IFurFsreI和|Fm+Fsk|的频率处为高并且在其他频率处为低；以及如果Fsre是预定的信号频率，在所述信号输入处呈现的阻抗对Fsre处的信号为高，并且在其他频率处为低。
13.如权利要求1的接收器，其中所述混频器被进一步配置来输出所述下变换信号至附加处理的基带链。
14.如权利要求1的接收器，其中所述混频器的输入包括第一输入端和第二输入端，所述混频器的输出包括第一输出端和第二输出端，所述接收器还包括耦合在所述第一输入端与所述第二输入端之间的LC箱，所述混频器包括第一开关，用以控制所述第一输入端是否耦合至第一输出端；第二开关，用以控制所述第一输入端是否耦合至第二输出端；第三开关，用以控制所述第二输入端是否耦合至第一输出端；以及第四开关，用以控制所述第二输入端是否耦合至第二输出端，其中，在任一给定的时间，所述第一开关与第三开关闭合或者第二开关与第四开关闭合；以及闭合的开关将所述 LC箱连接至所述输出阻抗的电容。
15.如权利要求1的接收器，其中所述接收器被执行在低中间频率接收器或直接转换接收器。
16.一种接收器，包括放大器，用于产生一放大输出；混频器，所述混频器被配置来对来自所述放大输出的信号做下变换，并在所述混频器的输出处产生下变换信号；以及频率选择性的设置装置，所述频率选择性的设置装置根据所述混频器所采用的本地振荡器(LO)频率设置提供在所述混频器输入处的频率选择性。
17.如权利要求16的接收器，其中所述提供在混频器输入处的频率选择性包括一带通响应。
18.如权利要求17的接收器，其中所述带通响应以所述混频器所使用的本地振荡器 (LO)频率为中心。
全文摘要
本发明提供了一种接收器。所述接收器包括放大器，输出阻抗以及混频器。所述放大器用于产生一放大输出。所述混频器具有分别耦合至所述放大器所述该输出阻抗的输入和输出。所述输出阻抗设置所述混频器输入处的频率选择性，以及所述混频器被配置来对来自所述放大输出的信号做下变换，并在所述混频器的输出处产生下变换信号。本发明还提供另一种接收器，其包括放大器，用于产生一放大输出；混频器，所述混频器被配置来对来自所述放大输出的信号做下变换，并在所述混频器的输出处产生下变换信号；以及频率选择性的设置装置，所述频率选择性的设置装置根据所述混频器所采用的本地振荡器(LO)频率设置提供在所述混频器输入处的频率选择性。
文档编号H04M1/00GK102223154SQ201110162539
公开日2011年10月19日 申请日期2005年1月28日 优先权日2004年1月28日
发明者拉胡尔·马贡, 阿廖沙·莫尔纳 申请人:联发科技股份有限公司