专利名称：成像设备的制作方法
技术领域：
本发明涉及一种成像设备。
背景技术：
通常认为S/N比和信号动态范围是固态成像设备中的重要产品指标。关于这些指标，日本专利公开2004-015701提供放大电路和检测电路，从而改进上述指标，所述放大电路控制施加于每个像素的像素信号的增益，所述检测电路检测通过按两维矩阵排列像素而形成的像素阵列的每个像素列的像素信号的电平。
此外，日本专利公开No. 6-070222提供放大从图像感测元件输出的信号的放大电路。使用通过对从图像感测元件输出的信号进行A/D转换而获得的数据对来自相对亮的区域的像素信号、以及使用通过对以更高增益放大的信号进行A/D转换而获得的数据对来自相对暗的区域的像素信号执行所谓的“嵌入(inlaid)”合成。据推测，该技术有效地使用成像设备的动态范围。
然而，在日本专利公开No. 2004-015701中所公开的技术中，由于为每个像素列提供用于检测来自像素的像素信号的检测电路，所以固态成像设备所占据的面积增大，并且当检测电路执行检测时所消耗的功率也增大。假设利用使用反馈电容器和开关的可变增益放大器，并将MOS晶体管用作开关。在这种情况下，在改变用于每个像素的增益时，当电荷根据MOS晶体管的导通/截止操作而移动时，伴随从放大像素信号的放大电路输出的信号的偏移电压波动。当这发生时，在切换放大器的增益时，存储在反馈电容器中的信号电荷没有完全移动到所使用的另一个反馈电容器，从而产生残余电荷。这引起增益设计值变得与实际增益不同的问题。然而，日本专利公开No. 6-070222中所公开的技术既不能改进从图像感测元件输出的信号的S/N比，也不能使图像感测元件的动态范围变宽。发明内容
本发明提供这样一种技术，该技术的优点是防止当切换放大单元的增益时放大单元的输出中的偏移电压的波动，以使得增益设计值与实际增益一致。
本发明的一个方面提供一种成像设备，其包括像素部分，其通过光电转换产生信号；和放大单元，其放大由像素部分产生的信号，所述放大单元包括输入电容器，其具有两个节点，其中，所述两个节点之一连接至像素部分的输出端子；放大电路，其具有反相输入部分和非反相输入部分，其中，所述反相输入部分和非反相输入部分之一连接至输入电容器的两个节点中的另一个节点，所述反相输入部分和非反相输入部分中的另一个连接至参考电压节点；第一反馈电容器，其连接在输入电容器的两个节点中的另一个节点与放大电路的输出部分之间；第一 MOS晶体管开关，其与第一反馈电容器串联连接；第二 MOS晶体管开关，其与第一反馈电容器串联连接，并具有彼此连接的漏极和源极；第二反馈电容器， 其连接在输入电容器的两个节点中的另一个节点与放大电路的输出部分之间；第三MOS晶体管开关，其与第二反馈电容器串联连接；和第四MOS晶体管开关，其与第二反馈电容器串CN 102547170 A联连接，并具有彼此连接的漏极和源极，其中，第一反馈电容器、第一 MOS晶体管开关和第二 MOS晶体管开关串联连接的电路与第二反馈电容器、第三MOS晶体管开关和第四MOS晶体管开关串联连接的电路并联连接，供给第一 MOS晶体管开关和第二 MOS晶体管开关的栅极的脉冲的相位相反，供给第三MOS晶体管开关和第四MOS晶体管开关的栅极的脉冲的相位相反。
从以下参照附图对示例性实施例的描述，本发明的进一步的特征将变得清楚。
图I是示出根据本发明实施例的成像设备的构造的示例的电路图；以及
图2是图I中所示的成像设备的操作时序图。
具体实施方式
图I是示出根据本发明实施例的成像设备的构造的示例的电路图。该成像设备包括像素部分I和放大单元2。像素部分I包括包含光电转换器的像素，并通过使用光电转换器进行光电转换来产生信号。像素部分I可包括例如多个像素，所述多个像素被排列成形成多个像素行和像素列。放大单元2放大由像素部分I产生的信号。当例如像素部分I包括多个像素列时，可对每个列提供放大单元2作为列放大单元。放大单元2可包括输入电容器CO、放大电路3、第一反馈电容器Cl、第二反馈电容器C2、第一 MOS晶体管开关8、第二 MOS晶体管开关4、第三MOS晶体管开关9和第MOS晶体管开关5。放大单元2还可包括第 MOS晶体管开关7、第TK MOS晶体管开关6、第七MOS晶体管开关10和第八MOS晶体管开关11。
输入电容器CO使其一个节点连接至像素部分I的输出端子。放大电路3的反相输入部分和非反相输入部分之一连接至输入电容器CO的另一个节点,放大电路3的反相输入部分和非反相输入部分中的另一个连接至参考电压VCOR的节点。第一反馈电容器Cl连接在输入电容器CO的所述另一个节点与放大电路3的输出部分12之间。第一 MOS晶体管开关8与第一反馈电容器Cl串联连接。第二 MOS晶体管开关4与第一反馈电容器Cl串联连接，并且它的漏极和源极彼此连接。第二反馈电容器C2连接在输入电容器CO的所述另一个节点与放大电路3的输出部分12之间。第三MOS晶体管开关9与第二反馈电容器C2 串联连接。第MOS晶体管开关5与第二反馈电容器C2串联连接，并且它的漏极和源极彼此连接。第一反馈电容器Cl、第一 MOS晶体管开关8和第二 MOS晶体管开关4串联连接的电路与第二反馈电容器C2、第三MOS晶体管开关9和第四MOS晶体管开关5串联连接的电路并联连接。如图2所示，供给第一 MOS晶体管开关8和第二 MOS晶体管开关4的栅极的脉冲的相位相反。供给第三MOS晶体管开关9与第MOS晶体管开关5的栅极的脉冲的相位相反。
第五MOS晶体管开关7连接在输入电容器CO的所述另一个节点与放大电路3的输出部分12之间。第六MOS晶体管开关6与第五MOS晶体管开关7串联连接,并且它的漏极和源极彼此连接。第五MOS晶体管开关7和第六MOS晶体管开关6串联连接的电路与第二反馈电容器C2、第三MOS晶体管开关9和第MOS晶体管开关5串联连接的电路并联连接。 如图2所示，供给第五MOS晶体管开关7和第六MOS晶体管开关6的栅极的脉冲的相位相反。第七MOS晶体管开关10连接在第一反馈电容器Cl与参考电压VCOR的节点之间。第八MOS晶体管开关11连接在第二反馈电容器C2与参考电压VCOR的节点之间。
从像素部分I输出的电压施加于布置在放大单元2中的输入电容器CO的一个节点。放大单元2中的放大电路3的反相输入部分连接至输入电容器CO的另一个节点、反馈电容器Cl和C2中的每个的一个节点、用于重置反馈电容器Cl和C2 (它们的电荷)的开关 (晶体管)6的两个节点、以及重置开关7的一个节点。放大电路3的非反相输入部分连接至参考电压VCOR的节点。开关4和5用作偏移补偿开关。开关4和5分别用作补偿当为了增益切换断开开关8和9时来自开关8和9的栅电极的馈通电荷的虚拟(dummy)开关。 开关4和5的栅极宽度均为开关8和9中的对应一个的栅极宽度的大约一半，并且其源电极和漏电极彼此连接。对开关4和5中的每个的栅电极施加脉冲，所述脉冲的相位与施加于开关8和9中的对应一个的栅电极的脉冲的相位相反。在该实施例中，用于选择反馈电容器Cl和C2的开关8和9中的每一个分别有一个节点连接至用作增益补偿开关的开关10 和11中的对应一个的一个节点。因此，当分别接通开关8或9以选择反馈电容器Cl或C2 时在放大电路3中产生的增益误差被校正。用作增益补偿开关的开关10和11均具有其共同连接至参考电压VCOR节点的另一个节点。开关7、8和9均具有其连接至放大电路3的输出部分12的另一个节点。
电容器17通过开关13连接至放大电路3的输出部分12。电容器18通过开关14 连接至放大电路3的输出部分12。差动放大器21的差动输入部分20通过开关15连接至电容器17。差动放大器21的差动输入部分19通过开关16连接至电容器18。移位寄存器 37的输出部分24控制开关15。移位寄存器37的输出部分23控制开关16。差动放大器 21将差动输入部分19与20之间的电压差从输出部分22输出。虽然在该实施例中假设所有开关都是NMOS晶体管，但是本发明不限于NMOS晶体管。
图2是图I中所示的成像设备的操作时序图。将参照图2对成像设备的操作进行描述。在时间段A期间，像素部分I被施加重置脉冲，并被重置。在时间段A期间，高电平脉冲施加于开关7、8和9的栅电极，以使它们接通，低电平脉冲施加于开关4、5和6的栅电极，以使它们断开。此时，施加于开关4、5和6的栅电极的脉冲被设置为相位总是分别与施加于开关8、9和7的栅极的脉冲的相位相反。如此，使反馈电容器Cl和C2放电，并且由于放大电路3具有电压跟随器构造，所以放大电路3的输入转换偏移电压Voff出现在放大电路3的反相输入部分中。参考电压VCOR和放大电路3的输入转换偏移电压Voff的总电压与像素部分I的重置输出电压Vres之间的电压差(VCOR+Voff-Vres)施加于输入电容器 CO。电压VCOR+Voff出现在放大电路3的输出部分12中，并通过接通开关14而被存储在电容器18中。
接着，在时间段B期间，为了选择反馈电容器Cl，低电平脉冲施加于开关7和9 的栅电极，以使它们断开，高电平脉冲施加于开关5和6的栅电极，以使它们接通。此后， 像素部分I通过光电转换输出与入射光对应的信号电压Vsig。由于放大电路3产生负反馈效果，所以放大电路3的反相输入部分处的电势保持在VCOR+Voff。此外，输入电容器 CO中保存的电荷被存储，所以电荷(COX(Vsig-Vres))移动到反馈电容器Cl。在放大电路3的输出部分12中出现电压{(Vsig-Vres) X (C0/C1)+VCOR+Voff}，该电压对应于电压 Vsig与重置状态下输出的电压Vres之间的电压差(Vsig-Vres)。开关13接通，以将电压{(Vsig-Vres) X (C0/C1)+VCOR+Voff}存储在电容器 17 中。
当MOS晶体管用作开关时，惯例是利用这样的特征，即，当例如跨晶体管的栅极和源极的电压低于阈值电压时，该NMOS晶体管截止，当该电压高于阈值电压时，该NMOS晶体管导通。当NMOS晶体管截止时，它的栅电极从电源电压变为0V。重叠电容(寄生电容)存在于栅电极与源和漏电极之间。此外，当使MOS晶体管截止时，该MOS晶体管的沟道中的电荷被吸收在源极和漏极中。因此，由栅极电压的变化量与重叠电容的值的乘积确定的电荷和沟道电荷的一部分随着MOS晶体管截止而变化。该变化被称为MOS晶体管的馈通。开关4、5和6分别与开关8、9和7串联连接，并且根据相位相反的脉冲驱动它们的栅电极，开关4、5和6的栅极宽度均为MOS晶体管8、9和7中的对应一个的栅极宽度的一半，并且其源电极和漏电极均彼此连接。如此，具有相反极性的电荷移动，从而使得可抵消所述馈通。
当移位寄存器37的输出部分23和24的脉冲电平变为高电平时，开关16和15接通，以分别将存储在电容器18和17中的电压分别施加于差动放大器21的差动输入部分19 和20。差动放大器21将存储在电容器17和18中的电压彼此相减，并从输出部分22输出电压{(Vsig-Vres) X (C0/C1)}。
在时间段C中，为了选择反馈电容器C2，接通开关9，断开开关5，并且断开开关8。虽然时间段C包括在其中开关8、9和10都接通的过渡时间段，但是即使不提供该过渡时间段，也不引起操作问题。此外，与开关9同时地接通开关10，以便将参考电压VCOR施加于反馈电容器Cl的一个节点电压，从而将跨反馈电容器Cl的节点的电压从{(Vsig-Vres) X (C0/C1)}变为Voff。通过该操作，存储在反馈电容器Cl中的电荷从{(Vsig-Vres) XCO}变为Voff XC1，并且作为以前的电荷与后来的电荷之间的差的电荷{(Vsig-Vres) XCO-Voff XCl}移动到反馈电容器C2。因此，跨反馈电容器C2的节点的电压变为{(Vs i g-Vres) X C0/C2_Vof f XC1/C2}，并且从输出部分12输出的电压变为 {(Vsig-Vres) XC0/C2+VoffX (1-C1/C2)+VC0R}。此后，如上所述，断开开关8，并接通开关4。此时，如果没有偏移补偿开关4和5，则开关8和9的栅极沟道电荷基于它们的开/关操作而移动，并被存储在反馈电容器C2中。因此,该电荷在从输出部分12输出的电压中产生偏移。当开关8的状态从导通状态变为截止状态时，一旦开关4的状态从截止状态变为导通状态，则开关8的沟道电荷被吸收为开关4的沟道电荷，所以该电荷既不移动到反馈电容器C2，也不被存储。
开关4、5和6中的每个的MOS晶体管的合适的栅极宽度基本上是开关7、8和9中的对应一个的MOS晶体管的栅极宽度的一半。然而，实践中，由于各个开关的节点之间的电压的不平衡，所以大于1/2的栅极宽度通常是最佳的。
在断开开关8之后，开关13再次接通，输出部分12的电压被存储在电容器17中， 并且移位寄存器37的输出部分23和24的脉冲电平变为高电平，从而分别接通开关16和15。因此，电容器17与18之间的电压差{(Vsig-Vres) XC0/C2_Voff XC1/C2}从差动放大器21的输出部分22输出。当输入转换偏移电压Voff足够低时，用等于原始增益设计值的 {(Vsig-Vres) XC0/C2}近似表示(approximate)该输出电压。
根据该实施例的成像设备设有放大单元2，从而使得可使信号动态范围变宽，并改进S/N比。通过上述操作序列，在像素部分I输出与入射光对应的信号的同时，可通过抑制放大电路3的增益误差和偏移误差来改变放大电路3的增益。偏移补偿开关4和5分别与MOS晶体管开关8和9串联连接，MOS晶体管开关8和9分别切换多个确定放大电路3的增益的反馈电容器Cl和C2。因此，在放大单元2的增益能够在从像素部分I输出信号时改变的成像设备中，当导通晶体管8或9以选择相应的反馈电容器Cl或C2以便改变增益时，可对放大电路3中所产生的偏移电压进行校正。这使得可防止当切换为每列设置的可变增益放大单元2的增益时放大单元2的输出中的偏移电压的波动，并可提供在其中每个增益的设计值与实际增益一致的放大单元2。
尽管已参照示例性实施例对本发明进行了描述，但是应该理解，本发明不限于所公开的示例性实施例。以下权利要求的范围应被赋予最宽泛的解释，以涵盖所有这样的修改以及等同的结构和功能。
权利要求
1.一种成像设备，包括像素部分，所述像素部分通过光电转换产生信号；和放大单元，所述放大单元放大由所述像素部分产生的信号，所述放大单元包括输入电容器，所述输入电容器具有两个节点，其中，所述两个节点之一连接至所述像素部分的输出端子；放大电路，所述放大电路具有反相输入部分和非反相输入部分，其中，所述反相输入部分和非反相输入部分之一连接至所述输入电容器的两个节点中的另一个节点，所述反相输入部分和非反相输入部分中的另一个连接至参考电压节点；第一反馈电容器，所述第一反馈电容器连接在所述输入电容器的两个节点中的所述另一个节点与所述放大电路的输出部分之间；第一 MOS晶体管开关，所述第一 MOS晶体管开关与所述第一反馈电容器串联连接； 第二MOS晶体管开关，所述第二MOS晶体管开关与所述第一反馈电容器串联连接，并具有彼此连接的漏极和源极；第二反馈电容器，所述第二反馈电容器连接在所述输入电容器的两个节点中的所述另一个节点与所述放大电路的输出部分之间；第三MOS晶体管开关，所述第三MOS晶体管开关与所述第二反馈电容器串联连接；和第四MOS晶体管开关，所述第四MOS晶体管开关与所述第二反馈电容器串联连接，并具有彼此连接的漏极和源极，其中，所述第一反馈电容器、所述第一 MOS晶体管开关和所述第二MOS晶体管开关串联连接的电路与所述第二反馈电容器、所述第三MOS晶体管开关和所述第四MOS晶体管开关串联连接的电路并联连接，供给所述第一 MOS晶体管开关和所述第二 MOS晶体管开关的栅极的脉冲的相位相反，并且供给所述第三MOS晶体管开关和所述第四MOS晶体管开关的栅极的脉冲的相位相反。
2.根据权利要求I所述的设备，其中，所述放大单元包括第五MOS晶体管开关，所述第五MOS晶体管开关连接在所述输入电容器的两个节点中的所述另一个节点与所述放大电路的输出部分之间；和第六MOS晶体管，所述第六MOS晶体管与所述第五MOS晶体管串联连接，并具有彼此连接的漏极和源极，所述第五MOS晶体管开关和所述第六MOS晶体管开关串联连接的电路与所述第二反馈电容器、所述第三MOS晶体管开关和所述第四MOS晶体管开关串联连接的电路并联连接，并且供给所述第五MOS晶体管开关和所述第六MOS晶体管开关的栅极的脉冲的相位相反。
3.根据权利要求I所述的设备，其中，所述放大单元包括第七MOS晶体管开关，所述第七MOS晶体管开关连接在所述第一反馈电容器与所述参考电压节点之间；和第八MOS晶体管开关，所述第八MOS晶体管开关连接在所述第二反馈电容器与所述参考电压节点之间。
全文摘要
本发明涉及一种成像设备，所述成像设备包括像素部分和放大像素部分的信号的放大单元。放大单元包括输入电容器，其具有第一节点和第二节点；放大电路；第一反馈电容器，其连接在输入电容器与放大电路的输出部分之间；第一MOS晶体管开关，其与第一反馈电容器串联连接；第二MOS晶体管开关，其与第一反馈电容器串联连接，并具有彼此连接的漏极和源极；第二反馈电容器，其连接在输入电容器与输出部分之间；第三MOS电容器开关，其与第二反馈电容器串联连接；和第四MOS晶体管开关，其与第二反馈电容器串联连接，并具有彼此连接的漏极和源极。
文档编号H04N5/243GK102547170SQ20111036386
公开日2012年7月4日 申请日期2011年11月17日 优先权日2010年11月17日
发明者樱木孝正 申请人:佳能株式会社