专利名称：数字视频接口数据恢复电路的制作方法
技术领域：
本发明涉及数字视频接口的一种数据恢复电路，特别是涉及过采样结构的数据恢复电路。
背景技术：
数字视频接口或高清晰度多媒体接口采用最小化传输差分信号(Transition Minimized Differential Signaling,以下简称TMDS)进行编码，TMDS编码将8位原始的数字视频信号转化为10位具有最小化传输差分的串行信号序列，行场信号直接编码成10位串行信号序列，行场信号与原始的数字视频信号通过数据使能(Data Enable,以下简称DE) 信号区分。一个完整的TMDS传输链路包括一个时钟TMDS通道和三个数据TMDS通道，时钟 TMDS通道频率为25 165MHz，三个数据TMDS通道分别用于传输红色(R)、绿色(G)、蓝色(B) 的串行TMDS信号，数据TMDS通道的数据传输率为时钟TMDS通道的十倍，也就是说一个时钟TMDS周期内有十位串行TMDS数据在传输。数字视频接口数据恢复电路的主要任务是根据输入的时钟TMDS通道信号和三个数据TMDS通道信号，恢复出数字视频接口的DE信号、行场信号和原始数字视频信号。对于时钟信号单独发送的高速数据传输系统一般都采用过采样(over-sampling)技术进行数据恢复。美国专利号为US5，905，769、标题为“高速偏斜不灵敏的多通道数据传输系统禾口方法，，(System and method for high-speed skew-insensitive multi-channel data transmission)的专利文件中公开了一种三倍过采样(3X over-sampling)的数据恢复方法与系统。中国专利号为CN101321052A、标题为“四倍过采样的数据恢复方法与系统”的专利文件中公开了一种四倍过采样的数据恢复方法与系统。以上两种数字视频接口数据恢复方法都直接对输入的TMDS信号进行数据恢复， 方法采用数字锁相环路(Digital Phase Locked Loop，以下简称DPLL)进行数据恢复。当输入的串行数据信号太差，数字锁相环可能不够稳定，造成数据误码。
发明内容
本发明提出了一种数字视频接口数据恢复电路，采用该方法可以解决现有技术中存在的数字锁相环可能不够稳定的问题，降低数据传输的误码率。本发明采用四倍过采样器对输入的TMDS数据信号进行采样，在一个时钟TMDS周期内采样器输出40位并行数据。 本发明基于TMDS编码在DE为不同值时输出的TMDS数据信号转换次数的不同，在数字视频接口接收端预先检测出DE信号。本发明利用检测到的DE为低电平时采样的40位并行数据进行相位调整。本发明根据采样器输出的40位并行数据，选择四个可能的相位中错误数据数目最少且正确数据数目最多的相位输出，选择的相位用于数字视频接口的数据恢复。为解决上述的技术问题，本发明采用以下技术方案数字视频接口数据恢复电路，该电路包括
电荷泵锁相环，用于接收TMDS时钟输入，产生两倍于TMDS时钟频率的二十相时钟输
出；
过采样器，对输入的高速串行TMDS数据信号进行采样，一位TMDS数据信号被采样四次，在一个时钟TMDS周期内采样器输出40位并行数据；
数据恢复单元，根据过采样器输出的40位并行数据，恢复出原始的数字视频数据。更进一步的是 恢复单元包括
DE检测器，根据过采样器输出的40位数据的转换次数检测出DE信号； 相位检测逻辑单元，在DE为低电平时，对采样器输出的40位数据进行分组相位检测， 每四个数据构成一个相位检测基本单元，相位检测基本单元检测出两种数据状态，分别是正确数据状态或错误数据状态；
相位检测预处理单元，对相位检测逻辑单元输出的正确数据状态和错误数据状态进行处理，输出四个可能的相位选择所对应的累加正确数据数目和错误数据数目；
相位控制状态机，对相位检测预处理单元输出的信号进行处理，选择四个可能的相位中错误数据数目最少且正确数据数目最多的相位输出；
输出数据选择单元，根据相位控制状态机输出的相位选择，输出恢复的数字视频数据。所述DE检测器包括
四路并行DE检测单元，对输入的40位并行数据进行DE检测； 四路并行DE检测的输出状态进行逻辑或操作，去毛刺操作，上升沿检测操作。所述的DE检测器301还包括二个信号映射模块310-0、310-1和串行移位寄存器， 其中信号映射模块310-0将40位并行数据D映射到四个相位的数据输出信号AO、Al、A2、 A3，信号映射模块310-1将40位并行数据D131映射到四个相位的数据输出信号B0、B1、B2、 B3，AO和BO是0相位映射信号，BO是AO的一个周期延时输出，Al和Bl是1相位映射信号，Bl是Al的一个周期延时输出，A2和B2是2相位映射信号，B2是A2的一个周期延时输出，A3和B3是3相位映射信号，B3是A3的一个周期延时输出；两个相同相位且有一个周期延时的映射信号A0B0、A1B1、A2B2、A3B3分别输入到四个DE检测单元320-0、320-1、320_2、 320-3，四个DE检测单元输出四路DE检测信号match0、matchl、match2、match3，信号match 则是所述的四个DE检测单元输出四路DE检测信号matChO、matChl、matCh2、matCh3)的或逻辑，信号match送入串行移位寄存器，移位寄存器输出进行逻辑或操作，该逻辑或操作过滤掉信号match的小毛刺输出滤波后的匹配信号match_f ilt，滤波后的匹配信号match_ filt送入上升沿检测电路输出DE检测信号de_deteCted，DE检测信号de_deteCted为高电平表示检测有效的DE信号。所述的每个DE检测单元的内部包含十个并行的DE检测子单元，十个检测子单元输出的信号进行逻辑或操作输出检测信号matchO;所述的DE检测子单元内部包括映射模块和检测子单元逻辑电路。所述相位检测逻辑包括
四路并行的相位检测子单元对输入的40位并行数据进行相位检测；
相位检测子单元对输入的40位并行数据进行相位检测，每个相位检测子单元内部包括十个并行的检测单元，每个检测单元输入为四位数据，输出为错误标志和正确标志。所述的每个并行的检测单元包括
第一异或门，并行输入四位数据中的第零位数据和第三位数据后产生信号a ； 第二异或门，并行输入四位数据中的第一位数据和第二位数据后产生信号b，该信号为错误数据信号E ；
第一非门，信号a产生信号c; 第二非门，信号b产生信号d; 与门，信号c和信号d产生数据正确信号0。所述相位检测预处理包括
四路并行的相位误差累加器对四个不同相位的数据错误数目和数据正确数目进行累
加；
四个不同相位的数据错误数目送入最小值检测器，产生最小值标志信号； 四个不同相位的数据正确数目送入最大值检测器，产生最大值标志信号； 最小值标志信号和最大值标志信号进行逻辑与操作，产生最大值和最小值标志信号。所述相位控制FSM的判断准则为
根据最大值和最小值标志信号进行相位选择，使选择的相位具有数据错误数目最小和数据正确数目最大，数据错误数目最小优先级高于数据正确数目最大。本发明还提出了一种利用上述数字视频接口数据恢复电路进行的新的数据恢复方法，包括下列步骤DE检测，根据采样器输出的40位数据的转换次数检测出DE信号；相位检测逻辑，在DE为低电平时，对采样器输出的40位数据进行分组相位检测，每四个数据构成一个相位检测基本单元，相位检测基本单元检测出两种数据状态，分别是正确数据状态或错误数据状态；相位检测预处理，对相位检测逻辑输出的正确数据状态或错误数据状态进行处理，输出四个可能的相位选择所对应的累加正确数据数目和错误数据数目；相位控制FSM (即相位控制状态机Finite State Machine)，对相位检测预处理输出的信号进行处理，选择四个可能的相位中错误数据数目最少且正确数据数目最多的相位输出；输出数据选择，根据相位控制状态机输出的相位选择，输出恢复的数字视频数据。与现有技术相比，本发明的有益效果是
本发明提出的数字视频接口数据恢复电路可以解决现有技术中存在的数字锁相环可能不够稳定的问题，降低数据传输的误码率。
图1是本发明数字视频接口数据恢复电路结构示意图2是本发明数字视频接口数据恢复电路TMDS数据采样时序图3是本发明DE检测器示意图4是本发明DE检测器数据映射关系示意图5是本发明DE检测单元结构示意图6是本发明DE检测子单元结构示意图7是本发明DE检测子单元数据映射关系示意图；图8是本发明相位检测逻辑结构示意图； 图9是本发明相位检测逻辑数据映射关系示意图； 图10是本发明相位检测子单元结构示意图； 图11是本发明相位检测基本单元结构示意图； 图12是本发明相位检测预处理结构示意图； 图13是本发明相位误差累加器结构示意图； 图14是本发明相位控制FSM示意图； 图15是本发明输出数据选择结构示意图。
具体实施例方式下面结合附图对本发明作进一步阐述。如图1所示，一种数字视频接口数据恢复电路，该电路包括电荷泵锁相环101、过采样器201、数据恢复单元300。其中，数据恢复单元300包括DE检测器301、相位检测逻辑单元302、相位检测预处理单元303、输出数据选择单元304、相位控制FSM305。电荷泵锁相环101接收TMDS时钟信号10，输出两倍于TMDS时钟频率的20相时钟信号CLKW:19] 102。过采样器201接收TMDS数据信号20，采样时钟是两倍于TMDS时钟频率的20相时钟CLK W: 19] 102，在一个TMDS时钟周期内，过采样器输出40位并行数据 D
30，也就是一个TMDS数据被采样四次。DE检测器301接收采样器输出的40位并行数据D W:39] 30，DE检测器输出de_ detected信号50，de_detected信号为高电平表示检测到有效的DE信号。相位检测逻辑 302接收采样器输出的40位并行数据D W:39] 30和DE检测器输出的de_detected信号 50，在de_detected信号50为高电平时对当前输入的40位并行数据D W: 39] 30进行相位检测，相位检测逻辑输出错误数据数目Ε(ΓΕ3 60和正确数据数目0(Γ03 70，Ε0表示0相位所对应的错误数据数目，El表示1相位所对应的错误数据数目，Ε2表示2相位所对应的错误数据数目，Ε3表示3相位所对应的错误数据数目，00表示0相位所对应的正确数据数目， 01表示1相位所对应的正确数据数目，02表示2相位所对应的正确数据数目，03表示3相位所对应的正确数据数目。相位检测预处理303接收相位检测逻辑302输出的错误数据数目Ε(ΓΕ3 60和正确数据数目0(Γ03 70，输出最小错误数据数目且最大正确数据数目所对应的相位信号f_big_small 80。相位控制FSM 305接收相位检测预处理303输出的相位信
80，输出相位选择控制信号selphase 90。输出数据选择304接收过采样器201输出的40位并行数据D W:39] 30和相位选择控制信号selphase 90，输出恢复的数据信号dataout 40。如图2所示，图2是本发明数字视频接口数据恢复电路TMDS数据采样时序图。 电荷泵锁相环101输出两倍于TMDS时钟频率的20相时钟信号CLK W: 19] 102，相位如图 102-0、102-1、102-2··· 102-19所示。过采样器201对输入的TMDS数据进行采样，在一个 TMDS时钟周期内，过采样器输出40位并行数据D W: 39] 30，也就是一个TMDS数据被采样四次。如图20-0、20-1、20-2…20-39所示。如图3所示，图3是本发明DE检测器的示意图。过采样器201输出的并行数据D
30输入到40位寄存器输出为DU0:39] 31，信号映射模块310-0将40位并行数据D W:39] 30映射到四个相位的数据输出AO、Al、A2、A3，信号映射模块310-1将40位并行数据Dl
31映射到四个相位的数据输出B0、Bi、B2、B3, AO和BO是0相位映射信号，BO是AO的一个周期延时输出，Al和Bl是1相位映射信号，Bl是Al的一个周期延时输出，A2和B2是2相位映射信号，B2是A2的一个周期延时输出，A3和B3是3相位映射信号，B3是A3的一个周期延时输出。映射关系如图4所示，40位并行数据D W:39]映射到四个相位数据输出AO、Al、A2、A3。两个相同相位且有一个周期延时的映射信号Α0Β0、AlBU A2B2、A3B3输入到四个DE检测单元320-0、320-l、320-2、320_3，DE检测单元输出DE检测信号match0、matchl、match2、match3，match是四个相位的DE检测单元输出信号的或逻辑，也就是match=matchO or match 1 or match2 or match3。match信号送入串行移位寄存器,移位寄存器输出进行逻辑或操作，该逻辑或操作过滤掉match信号的小毛刺输出match_f ilt 信号，match_filt信号送入上升沿检测电路输出de_deteCted信号，de_deteCted信号为高电平表示检测有效的DE信号。DE检测单元320如图5所示，内部包含十个并行的DE检测子单元321_0、321_1、 321-2··· 321-9，十个检测子单元321输出的信号进行逻辑或操作输出检测信号matchO。DE 检测子单元321如图6所示，内部包括映射模块325和检测子单元逻辑电路。检测子单元逻辑电路是检测九位输入数据是否为110101010或001010101，也就是前两位数据相同，后八位数据依次逻辑相反，后八位数据的数据转换次数为七。TMDS编码的一个特点是在一个时钟TMDS周期内，当DE信号为低电平时，TMDS编码输出的十位串行TMDS数据信号转换次数大于等于七，而在DE信号为高电平时，TMDS编码输出的十位串行TMDS数据信号转换次数小于等于五。当检测到输入的九位输入数据为110101010或001010101时，则检测到有效的DE信号。图7为映射模块325的信号映射关系，DE检测子单元(Γ9的输入信号的相位差是1/10 TMDS时钟周期，QB信号是QA信号的一个TMDS周期的延时信号，也就是B信号是A信号的一个TMDS周期的延时信号。如图8所示，图8是本发明相位检测逻辑结构示意图。过采样器201输出的并行数据D W: 39] 30输入到40位寄存器输出为DU0:39] 32，信号映射模块331输入是D W 39] 30和Dl
32信号，输出是四个相位的40位并行数据BO
、B1
、B2
、 B3
。图9为信号映射模块331的信号映射关系图，BO是0相位数据，Bl是1相位数据，B2是2相位数据，B3是3相位数据。相位检测子单元330-0、330-1、330-2、330-3分别对四个相位的40位并行数据B0、Bi、B2、B3进行相位检测，相位检测子单元330-0输出BO 数据的数据错误数目EO和数据正确数目00，相位检测子单元330-1输出Bl数据的数据错误数目El和数据正确数目01，相位检测子单元330-2输出B2数据的数据错误数目E2和数据正确数目02，相位检测子单元330-3输出B3数据的数据错误数目E3和数据正确数目 03。相位检测子单元330如图10所示，包括十个并行的检测单元340-0、340_1··· 340-9。检测单元0的输入数据是B W:3]，检测单元1的输入数据是虹4:7]，检测单元 2的输入数据是B[8:11]，检测单元3的输入数据是B[12:15]，检测单元4的输入数据是 B[16:19]，检测单元5的输入数据是B[20:23]，检测单元6的输入数据是B[24:27]，检测单元7的输入数据是B [28 31]，检测单元8的输入数据是B [32 35]，检测单元9的输入数据是B[36:39]。十个检测单元输出对应的四位数据相位检测状态，也就是数据错误状态 Ε
和数据正确状态0
。检测单元如图11所示，输入的四个并行数据是虹0:3]，中间两个信号B[l]和 Β[2]信号进行异或输出错误信号Ε，也就是E=B[1] xor B[2]，正确信号0为B
B[3]同或和 B[1]B[2]同或的逻辑与输出，也就是 0=(not(B[l] xor B [2]) ) and (not (B
xor B[3]))。当B
的中间两个信号B[1]B[2]不相时错误信号E输出1，包括的输入数据有 W，0，1，0]、
> [1,0,1,0], [1，0，1，1]、
,
> [1,1,0,0], [1， 1，0，1]，当B
B[3]相同且B[1]B[2]相同时正确信号0输出1，包括的输入数据有
, [1，0，0，1]、
, [1,1,1,l]o如图12所示，图12是发明相位检测预处理结构示意图。相位检测预处理的输入是四个相位的数据正确信号00、01、02、03和数据错误信号E0、El、E2、E3。相位0的数据正确信号00和数据错误信号EO输入给相位误差累加器350-0，相位误差累加器350-0输出数据正确累加值sum_00和数据错误累加值sum_E0 ；相位1的数据正确信号01和数据错误信号El输入给相位误差累加器350-1，相位误差累加器350-1输出数据正确累加值sum_ 01和数据错误累加值sum_El ；相位2的数据正确信号02和数据错误信号E2输入给相位误差累加器350-2，相位误差累加器350-2输出数据正确累加值sum_02和数据错误累加值 sum_E2 ；相位3的数据正确信号03和数据错误信号E3输入给相位误差累加器350-3，相位误差累加器350-3输出数据正确累加值sum_03和数据错误累加值sum_E3。数据错误累加值sum_E0、sum_El、sum_E2、sum_E3送入相位错误数目最小值检测器，最小值检测器输出当前输入的四个数据错误累加值的标志信号f_small。数据正确累加值sum_00、sum_01、sum_ 02、sum_03送入相位正确数目最大值检测器，最大值检测器输出当前输入的四个数据正确累加值的标志信号f_big。错误累加值标志信号f_small和正确累加值标志信号f_big进行逻辑与，输出最小错误和最大正确标志信号f_big_small。相位误差累加器350如图13所示，包括两个加法器，加法器输入为相位正确信号 0
和相位错误信号E W9]，两个累加器输出分别是数据正确累加值sum_0和数据错误累力口值sum_E。如图14所示，图14是本发明数字视频接口数据恢复电路相位控制FSM 305示意图。相位控制FSM输出相位选择信号selphase有四个相位状态，分别是P_SEL0、P_SEL1、P_ SEL2、P_SEL3，P_SEL0选择0相位数据输出，P_SEL1选择1相位数据输出，P_SEL2选择2相位数据输出，P_SEL3选择3相位数据输出。当输入的最小错误和最大正确标志信号f_big_ Small=OOOl时SETO=I,表示0相位数据错误数目最小且数据正确数目最大，相位选择信号 sel_phase=P_SELO ；当输入的最小错误和最大正确标志信号f_big_small=0010时SETl=I, 表示1相位数据错误数目最小且数据正确数目最大，相位选择信号Sel_phaSe=P_SELl ；当输入的最小错误和最大正确标志信号f_big_Small=0100时SET2=1，表示2相位数据错误数目最小且数据正确数目最大，相位选择信号Sel_phaSe=P_SEL2 ；当输入的最小错误和最大正确标志信号f_big_Small=1000时SET3=1，表示3相位数据错误数目最小且数据正确数目最大，相位选择信号Sel_phaSe=P_SEL3。当输入的最小错误和最大正确标志信号f_big_ small包含两个连续的1信号如
、
、[1100]、[1001]，表示两个连续的相位状态的数据错误数目相等且最小，数据正确数目相等且最大，此时，会根据当前相位选择信号sel_phase的状态，置位UP信号或DOWN信号。当UP信号为1时，相位跳转为P_SEL0_> P_ SELl-> P_SEL2-> P_SEL3。当 DOWN 信号为 1 时，相位跳转为 P_SEL3_> P_SEL2-> P_SEL1_> P_SEL0。相位控制FSM状态跳转是选择相位最小错误数目时的相位最大正确数目相位。如图15所示，图15是本发明输出数据选择结构示意图。数据输入为过采样器201 的输出信号D
，选择控制信号为相位控制FSM 305的输出信号selphase 90，输出数据选择输出信号为dataout 40。尽管本发明结合优选实施例方式进行描述，但本领域技术人员应当理解，在不背离本法的精神和范围的前提下，可以通过使用已知的等同方式对本发明进行改变。前面对优选实施方式的描述应当认为是示例性描述而不是限制本发明的范围，本发明的范围由所附的权利要求书限定。
权利要求
1.数字视频接口数据恢复电路，其特征在于，该电路包括电荷泵锁相环(101)，用于接收TMDS时钟输入，产生两倍于TMDS时钟频率的二十相时钟输出；过采样器(201)，对输入的高速串行TMDS数据信号进行采样，一位TMDS数据信号被采样四次，在一个时钟TMDS周期内采样器输出40位并行数据；数据恢复单元(300)，根据过采样器输出的40位并行数据，恢复出原始的数字视频数据。
2.根据权利要求1所述的数字视频接口数据恢复电路，其特征在于，所述数据恢复单元(300)包括DE检测器(301)，根据过采样器(201)输出的40位数据的转换次数检测出DE信号；相位检测逻辑单元(302)，在DE为低电平时，对采样器输出的40位数据进行分组相位检测，每四个数据构成一个相位检测基本单元，相位检测基本单元检测出两种数据状态，分别是正确数据状态或错误数据状态；相位检测预处理单元(303)，对相位检测逻辑单元输出的正确数据状态和错误数据状态进行处理，输出四个可能的相位选择所对应的累加正确数据数目和错误数据数目；相位控制状态机(305)，对相位检测预处理单元输出的信号进行处理，选择四个可能的相位中错误数据数目最少且正确数据数目最多的相位输出；输出数据选择单元(304)，根据相位控制状态机(305)输出的相位选择，输出恢复的数字视频数据。
3.根据权利要求2所述的数字视频接口数据恢复电路，其特征在于，所述DE检测器 (301)包括四路并行DE检测单元(320-0、320-1、320-1、320-3)，对输入的40位并行数据进行DE 检测；四路并行DE检测的输出状态进行逻辑或操作，去毛刺操作，上升沿检测操作。
4.根据权利要求3所述的数字视频接口数据恢复电路，其特征在于所述的DE检测器(301)还包括二个信号映射模块(310-0、310-1)和串行移位寄存器，其中信号映射模块 (310-0)将40位并行数据D映射到四个相位的数据输出信号A0、A1、A2、A3，信号映射模块 (310-1)将40位并行数据Dl (31)映射到四个相位的数据输出信号B0、Bi、B2、B3, AO和 BO是0相位映射信号，BO是AO的一个周期延时输出，Al和Bl是1相位映射信号，Bl是Al 的一个周期延时输出，A2和B2是2相位映射信号，B2是A2的一个周期延时输出，A3和B3 是3相位映射信号，B3是A3的一个周期延时输出；两个相同相位且有一个周期延时的映射信号 A0B0、A1B1、A2B2、A;3B3 分别输入到四个 DE 检测单元(320-0、320-1、320-2、320_3)，四个DE检测单元输出四路DE检测信号(matchO、matchU match2、match3)，信号(match)是则是所述的四个DE检测单元输出四路DE检测信号(matchO、matchU match2、match3)的或逻辑，信号(match)送入串行移位寄存器，移位寄存器输出进行逻辑或操作，该逻辑或操作过滤掉信号(match)的小毛刺输出滤波后的匹配信号(match_filt)，滤波后的匹配信号(match_filt)送入上升沿检测电路输出DE检测信号(de_deteCted)，DE检测信号(de_ detected)为高电平表示检测有效的DE信号。
5.根据权利要求3所述的数字视频接口数据恢复电路，其特征在于所述的每个DE检测单元(320-0、320-1、320-1、320-3)的内部包含十个并行的DE检测子单元(321_0、321_1、 321-2、321-3、321-4、321-5、321-6、321-7、321-8、321-9)，十个检测子单元(321)输出的信号进行逻辑或操作输出检测信号matchO ；所述的DE检测子单元(321)内部包括映射模块 (325)和检测子单元逻辑电路。
6.根据权利要求2所述的数字视频接口数据恢复电路，其特征在于所述相位检测逻辑(302)包括四路并行的相位检测子单元(330-0、330-1、330-2、330-3、330-4)对输入的40位并行数据进行相位检测；相位检测子单元对输入的40位并行数据进行相位检测，每个相位检测子单元内部包括十个并行的检测单元(340-0、340-1、340-2、340-3、340-4、340-5、340-6、340-7、340-8、 340-9)，每个检测单元输入为四位数据，输出为错误标志和正确标志。
7.根据权利要求6所述的数字视频接口数据恢复电路，其特征在于，所述的每个并行的检测单元包括第一异或门，并行输入四位数据中的第零位数据和第三位数据后产生信号a ； 第二异或门，并行输入四位数据中的第一位数据和第二位数据后产生信号b，该信号为错误数据信号E ；第一非门，信号a产生信号c; 第二非门，信号b产生信号d; 与门，信号c和信号d产生数据正确信号0。
8.根据权利要求2所述的一种数字视频接口数据恢复电路，其特征在于，所述相位检测预处理(303)包括四路并行的相位误差累加器(350-0、350-1、350-2、350-3)对四个不同相位的数据错误数目和数据正确数目进行累加；四个不同相位的数据错误数目送入最小值检测器，产生最小值标志信号； 四个不同相位的数据正确数目送入最大值检测器，产生最大值标志信号； 最小值标志信号和最大值标志信号进行逻辑与操作，产生最大值和最小值标志信号。
9.根据权利要求2所述的一种数字视频接口数据恢复电路，其特征在于，所述相位控制FSM (304)的判断准则为根据最大值和最小值标志信号进行相位选择，使选择的相位具有数据错误数目最小和数据正确数目最大，数据错误数目最小优先级高于数据正确数目最大。
10.利用如权利要求1-10所述的任一种数字视频接口数据恢复电路的数据恢复方法， 包括下列步骤步骤1，DE检测，根据采样器输出的40位数据的转换次数检测出DE信号； 步骤2，相位检测逻辑，在DE为低电平时，对采样器输出的40位数据进行分组相位检测，每四个数据构成一个相位检测基本单元，相位检测基本单元检测出两种数据状态，分别是正确数据状态或错误数据状态；步骤3，相位检测预处理，对相位检测逻辑输出的正确数据状态或错误数据状态进行处理，输出四个可能的相位选择所对应的累加正确数据数目和错误数据数目；步骤4，相位控制FSM，对相位检测预处理输出的信号进行处理，选择四个可能的相位中错误数据数目最少且正确数据数目最多的相位输出；步骤5，输出数据选择，根据相位控制状态机输出的相位选择，输出恢复的数字视频数据。
全文摘要
本发明提出一种数字视频接口数据恢复电路，包括电荷泵锁相环，接收TMDS时钟输入，产生两倍于TMDS时钟频率的20相时钟输出；过采样器，对输入的高速串行TMDS数据信号进行采样；数据恢复单元，根据过采样器输出的40位并行数据，恢复出原始的数字视频数据。本发明提出的数字视频接口数据恢复电路可以解决现有技术中存在的数字锁相环可能不够稳定的问题，降低数据传输的误码率。
文档编号H04N21/2368GK102547196SQ20111044719
公开日2012年7月4日 申请日期2011年12月28日 优先权日2011年12月28日
发明者但泽杨 申请人:成都国腾电子技术股份有限公司