专利名称：实现stm-64帧同步的数字电路的制作方法
技术领域：
本实用新型涉及光通信数字通信领域，特别涉及一种实现STM-64帧同步的数字电路。
背景技术：
随着通信及计算机技术的发展，对大量数据进行高速，实时传输的需求越来越多， 传统的并行传输技术已经接近理论上限，但仍不能满足需求。因此，高速串行传输技术被越来越多的通信设备采用。高速数据传输对硬件的要求很高(包括芯片接口和电路板走线)， 而能满足高速传输需求的各种专业ic，ASIC器件不仅价格昂贵，而且功能单一，灵活性低， 不能满足用户多样化的需求。特别是在SDH通信系统中，需要对系统中的高速信号分拆，复用，解复用等以及对各种开销进行处理，维护。虽然有相应的专用芯片来达到处理数据的目的，但是却加大了 PCB设计的难度，并增加了产品的成本，同时灵活性也有所欠缺。
发明内容鉴于现在技术存在的不足，本实用新型提供一种实现STM-64帧同步的数字电路， 该电路使用FPGA对STM-64的高速信号进行处理，完成STM-64的帧同步传输给下一级进行各种处理。本实用新型为实现上述目的，所采取的技术方案是一种实现STM-64帧同步的数字电路，其特征在于包括XFP光模块、Transceiver芯片、FPGA电路，所述XFP光模块将10(ibit/S的光信号转换为差分电信号传入Transceiver芯片，Transceiver芯片则将 10Gbit/S的电信号串并变换并传输给FPGA电路，最后在FPGA电路中完成对STM-64信号的帧同步。所述FPGA 电路包括 Receive 模块、RXchsft 模块、Frame-head 模块，所述 Receive 模块、RXd-sft模块、Frame-head模块依次连接。本实用新型的特点是一种采用FPGA (现场可编程门阵列电路)实现SDH (同步数字体系)中IOG信号，通过该技术，可以在FPGA中实现需要专用芯片才能实现的STM-64的帧同步。该技术中所有数据及帧格式完全符合SDH系统国际通用标准。在同步光缆线路系统，同步复用器(SM)，同步数字交叉连接设备(SDXC)等各种SDH设备中有广泛的应用价值。 该电路设计简单。
图1为本实用新型的电路连接框图。图2为本实用新型FPGA内部电路连接框图。图3为本实用新型移位寄存器bit错位调整示意图。图4为本实用新型有限状态机状态转移图。
具体实施方式
如图1所示，实现STM-64帧同步的数字电路，包括XFP光模块、"Transceiver芯片、FPGA电路，XFP光模块将10(ibit/S的光信号转换为差分电信号传入Transceiver芯片， Transceiver芯片则将10(ibit/S的电信号串并变换并传输给FPGA电路，最后在FPGA电路中完成对STM-64信号的帧同步。1) XFP光模块主要完成对10( 光信号的光电转换，将装换后IOG高速差分信号送入下端；2) Transceiver芯片主要完成对10( 高速电信号的初次串并变换，将IOG的信号转换为16路并行的622Mb/s速率信号，并从数据中恢复出622Mhz的时钟，将数据与时钟一起送入下端；3) FPGA 主要完成16路622M信号的接收，并完成STM-64信号的帧同步。最终输出相关的帧同步/失步指示信号，帧头脉冲等信号，完成整个STM-64帧同步的过程。本设计中使用的XFP光模块为Openext公司的单向(收)IOG光模块，Tranceiver 芯片为 VITESSE 公司的 8479 芯片，FPGA 为 Xilinx 公司的 Virtex5-LX30T, Virtex5 系列 FPGA是Xlinx公司开发的高端FPGA，集成了 RocketIO (高速串行收发器)，DDR控制器等通信系统中常用功能的IP硬核。如图2所示，其中Receive模块主要是对Xilinx FPGA中特有的高速IO的调用， 使FPGA的部分IO能对速率高达622M的数据进行收发，该模块中采用了 Xilinx公司提供的SFI协议完成对16路622M数据及时钟的接收以及串并转换，最终输出64路155M的数据信号及1路与之同步的622M时钟信号。在高速串行通信中，因为没有专门用来标示帧头的定位脉冲，解串出来的并行数据一般都是bit错位的字节，因此需要对收到的数据进行“整型”。RxcLsft模块正是用来完成这一功能通过一块容量为128bit的移位寄存器(以64bit为最小移动单位)来缓存 155M时钟连续2个周期所传输的数据。将先到达的时钟周期的数据按bit进行错位，组成新的64bit数据送入下个模块进行帧头的比较，判断。因为STM-64的IOG数据是通过16路 622M信号传过来的，因此bit位的错位有16种情况。如图3所示。如果在第一种bit错位的情况下无法检测到A1A2字节完成同步(检测frame_head模块的帧同步/失步信号)，那么就会按第二种bit错位情况输出64bit的数据。以此类推，直到能检测到帧同步字节为止。最后一个模块Framejread正是用来对帧头进行判断并输出帧头的定位脉冲及 STM-64信号的帧同步/失步信号的。我们采用了有限状态机来完成上述功能，帧同步状态按照标准分为失步状态，准校核状态，校核状态，同步状态，保护状态五个状态。状态转移图如图4所示。
权利要求1.一种实现STM-64帧同步的数字电路，其特征在于包括XFP光模块、Transceiver芯片、FPGA电路，所述XFP光模块将10(ibit/S的光信号转换为差分电信号传入Transceiver 芯片，Transceiver芯片则将10(ibit/S的电信号串并变换并传输给FPGA电路，最后在FPGA 电路中完成对STM-64信号的帧同步。
2.根据权利要求1所述的实现STM-64帧同步的数字电路，其特征在于所述FPGA电路包括Receive模块、RXchsft模块、Frame-head模块，所述Receive模块、RXchsft模块、 Frame-head模块依次连接。
专利摘要本实用新型涉及及一种实现STM-64帧同步的数字电路，包括XFP光模块、Transceiver芯片、FPGA电路，XFP光模块将10Gbit/S的光信号转换为差分电信号传入Transceiver芯片，Transceiver芯片则将10Gbit/S的电信号串并变换并传输给FPGA电路，最后在FPGA电路中完成对STM-64信号的帧同步。本实用新型的特点是一种采用FPGA(现场可编程门阵列电路)实现SDH(同步数字体系)中10G信号，通过该技术，可以在FPGA中实现需要专用芯片才能实现的STM-64的帧同步。该技术中所有数据及帧格式完全符合SDH系统国际通用标准。在同步光缆线路系统，同步复用器(SM)，同步数字交叉连接设备(SDXC)等各种SDH设备中有广泛的应用价值。该电路设计简单。
文档编号H04J3/06GK202103684SQ20112014871
公开日2012年1月4日 申请日期2011年5月11日 优先权日2011年5月11日
发明者封晨, 张希辉, 张晓峰, 杨林, 钱瑞杰, 陈伟峰 申请人:天津光电通信技术有限公司