一种1090MHzESADS-B帧信号解调方法与流程

本发明是一种用于1090MHz ES ADS-B接收机的数字信号处理方法，特别涉及一种基于模糊判决进行ADS-B信号帧头捕获和根据输入信号幅度特征动态调整接收机门限参数以及基于多门限值的置信度判定数据位拾取的1090MHz ES ADS-B帧信号解调方法。

背景技术：

1090MHzESADS-B系统(以下简称ADS-B系统)工作于1090MHz频段，速率为1Mbps，一个信号帧的长度为120μs，其中前导脉冲占8μs。基带波形采用脉冲位置调制(PPM)，1个信息比特使用2个码片(chip)表示，若前一个码片为高、后一个码片为低则表示该信息比特为“1”，若前一个码片为低后一个码片为高则表示该信息比特为“0”。

如图1(a)所示，一般接收机的信号处理流程，是对天线26感应到的射频信号27经幅度检波器28进行幅度检波之后，由中频放大器29进行放大。为提高接收信号动态范围，中频放大器使用对数放大器对信号进行线性-对数幅度转换，经过A/D变换器30采样进入数字视频信号处理31，采样率为10MHz，1个码元对应10个采样点。如图1(b)所示。数字视频信号处理的目标，是在视频信号数据流中找到ADS-B数据帧前导脉冲，完成帧头同步，并对帧头后面的比特波形进行数据位拾取、纠错，还原成比特序列。

常用的帧头捕获方法，是基于动态最小触发门限(DMTL)的判别方法。首先需明确最小触发门限(MTL)的概念：ADS-B接收机为了保证消息有效接收，设置了一个功率值，当接收到满足标准要求的ADS-B消息时，不考虑干扰，且消息数量也没有超过系统处理能力时，MTL定义为有90％可能性成功接收消息的接收机功率门限，对于特定的接收机，该功率数值应一定。

为了抑制低功率的多径和反射干扰信号，ADS-B接收采用了动态最小触发门限(DMTL)机制。接收机处于侦听状态时，接收到一个持续时间大于300ns，幅度值为A的脉冲。若A大于MTL+8dB，接收机的最小触发门限应增加到A-6dB±1dB，门限的持续时间长度分两种情况：

1、如果没有接收到有效的ADS-B前导脉冲，从接收到脉冲的上升沿算起，保持该触发门限5μs(即一组有效前导脉冲持续时间)，且不超过8μs，超时则恢复原始MTL值。

2、如果检测到有效的ADS-B前导脉冲，脉冲的幅度为A，则DMTL应保持在A-6dB±1dB，持续时间至少为115μs，最大不超过120μs，超时则恢复原始MTL值。

对于接收到的脉冲持续时间少于0.3μs，或者脉冲幅度A不大于MTL+8dB时，DMTL则保持为MTL值不变。将A/D变换器输出数据波形依据DMTL进行二值化处理，得到的二值序列，与接收机本地预存的帧头序列进行比对，若二者吻合则判定出现帧头，进入后续波形处理。

帧头检测阶段还产生一个功率参考电平PowerRef，后续的数据位拾取需要用到该值。其产生的机制为选取帧头四个脉冲上升沿之后的3个采样，共12点，计算他们的平均值，作为功率参考电平PowerRef。如图2中的实心采样点所示。

数据位拾取算法一般采用基线多样点判决法，以充分利用每一个码元的所有10个抽样值。如图3(a)所示，在10MHz采样率下，一个码元含有2个码片(chip1和chip0)，每个码片对应10个抽样点。在这10个抽样点中，对chip1和chip0分别求出幅度在参考功率值PowerRef±3dB内波动的点的集合，分别记为chip1_A、chip0_A，以及幅度比参考功率PowerRef小6dB以上的点的集合，分别记为chip1_B、chip0_B。对这4个集合进行权重累加，其中样点0、4、5、9的权重为1，其余点权重为2。例如，若集合chip1_A的元素为样点0、1、3，则该集合的权重值为1×1+2×2＝5。得到的4个权重值分别为w_chip1_A、w_chip0_A、w_chip1_B、w_chip0_B。

计算码元为0的可能性值score0和码元为1的可能性值score1：

score1＝w_chip1_A-w_chip0_A+w_chip1_B-w_chip0_B

score0＝w_chip0_A-w_chip1_A+w_chip0_B-w_chip1_B

比较score1和score0的大小，若score1＞score0，则判为“1”，反之则判为“0”，二者相等判为“0”。如果二者的差值大于等于3，则该数据位具有高置信度。至此完成了由波形提取数据位和置信度的工作，输出的数据帧交由CRC(循环冗余校验)校验机制进行检错与纠错。

DMTL机制可保证当大功率广播ADS-B消息(目标距离接收机较近)被小功率信号干扰时，有效抑制小功率信号(干扰或者较远的目标)，处理离接收机较近的目标。基于参考功率的多样点置信度判决方法也具有一定的抗突发干扰能力。但是在实际应用中仍存在以下的问题：一方面，接收机射频处理前端使用的幅度检波器、对数中放等都属于模拟器件，其增益参数必然存在一定程度的不一致性，这将导致输出的视频信号，其幅度特征不一致。具体表现为当天线无信号输入时，各射频前端输出的视频信号的静默电平不相同，以及天线信号满幅度输入时，各射频前端输出的视频信号的最高幅度不相同。静默电平的不同将直接影响后续数字视频信号处理中MTL值的选取，而最高幅度则影响1dB电平所对应的数值，这两个参数对于接收机能否有效捕获ADS-B前导脉冲以及能否有效进行数据位拾取至关重要。在批量生产时，接收机在组装完毕，准备出厂前都需要进行MTL值和1dB值的标定，以免对接收性能产生不利影响。这无形中增加了设备调试所需的时间和人力，不利于自动化大规模生产。另一方面，数据位拾取的准确性完全取决于参考功率计算的准确性。若帧头脉冲因为噪声或多径的干扰出现幅度上的失真，计算得到的帧头参考功率将不能反映ADS-B数据帧的真实幅度，对后续数据位拾取过程的误码率指标会带来不利影响。这两个问题影响了接收机性能的进一步提高。

技术实现要素：

本发明是一种用于1090MHzESADS-B接收机的数字信号处理方法，特别涉及一种基于模糊判决进行ADS-B信号帧头捕获和根据输入信号幅度特征动态调整接收机门限参数以及基于多门限值的置信度判定数据位拾取的1090MHz ES ADS-B帧信号解调方法。

本发明的信号处理过程为：对A/D输出的视频数据流进行缓冲，缓冲区长度为140个样点，在10MHz采样率下为14μs时间长度。然后对缓冲区中的数据进行计算处理。A/D变换器每输出一个样点计算一次。计算过程如下：如图4所示，本地存储的标准ADS-B帧头序列包含3μs的无信号时间，8μs的ADS-B帧头序列，和3μs的DF字段前3个数据位(100)。按照该模板要求，首先计算缓冲区3.1μs-4.0μs、4.1μs-5.0μs、6.0μs-7.0μs、7.1μs-8.0μs、11.1μs-12.0μs、12.1μs-13.0μs和13.1μs-14.0μs这7个时间段内(这些时间段是码元的位置)，两个码片的功率差。每个码片中含有的5个样点采用(1，2，2，2，1)权重进行加权平均。计算得到的7个加权平均值再取绝对值，之后检查这7个值是否满足条件(1)：7个值中至少有5个大于阈值一；以及条件(2)：7个值的平均值SN大于阈值二。若条件(1)和条件(2)都满足，把该接收序列作为候选帧头，进行下一步计算。否则不进行下一步处理。

计算缓冲区3.1μs-3.5μs、4.1μs-4.5μs、6.6μs-7.0μs和7.6μs-8.0μs、11.1μs-11.5μs、12.6μs-13.5μs和13.6μs-14.0μs这7个时间段内(这些时间段是仅存在脉冲的位置)，共7个码片的功率。每个码片中的5个样点采用(1，2，2，2，1)权重进行加权平均。计算得到的7个加权平均值再取平均作为候选帧头脉冲的平均功率S。再对3.3μs、4.3μs、6.8μs、7.8μs、11.3μs、12.8μs和13.8μs这些时间点处的7个样值(这7个样点恰好是7个脉冲的中心抽样点)求取最小值，作为候选帧头脉冲的最小功率Smin。之后进行功率一致性检测，检查S值与Smin值是否满足条件(3)：S与Smin的差值小于阈值三。若条件(3)满足，则进行下一步计算，否则丢弃该候选帧头，不进行下一步处理。

计算缓冲区0-1.0μs、1.1μs-2.0μs、2.1μs-3.0μs、5.1μs-6.0μs、8.1μs-9.0μs、9.1μs-10.0μs和10.1μs-11.0μs这7个时间段内(这些时间段是没有脉冲的位置)，共14个码片的功率。每个码片中含有的5个样点采用(1，2，2，2，1)权重进行加权平均。得到的加权平均值与信号平均功率S求差，差值为信号/干扰比(SIR)。检查是否满足条件(4)：14个SIR值中至少有10个大于阈值四。

若条件(1)、(2)、(3)和(4)都满足，则将S值与SN值相减得到N值，即无信号时的静默功率，并对缓冲区中的数据，以阈值N+SN/2进行二值化。二值化后的序列再与二进制的ADS-B标准帧头序列进行相关运算，若二者相关值大于0，则可判定该候选帧头为1090MHz ES帧头，帧头捕获完成，并将当前S值、SN值与N值作为有效参数输出给数据位拾取模块。

数据位拾取模块根据S值、SN值与N值，计算得到相应的判决门限。本发明使用的判决门限较传统的多样点置信度判决方法有所不同，如图3(b)所示，在一个码元的10个抽样点中，对chip1和chip0分别求出幅度在H1、H2之间的抽样点集合，分别记为chip1_A、chip0_A，以及幅度在L以下的抽样点集合，分别记为chip1_B、chip0_B，其中

H1＝S+SN×0.35

H2＝S-SN×0.2

L＝N+SN×0.45

之后的信号处理流程与传统方法相类似。进行置信度判定时，传统方法的判决阈值为4，“0”与“1”的可能性值相差大于4即判定为高置信度。本发明采用两路不同的判决阈值，一路与传统方法相同，另一路将置信度判决阈值改为2。两路输出的数据帧都分别交由CRC(循环冗余校验)机制进行检错与纠错，最后进行数据融合，去除重复的数据帧，以获得更好数据拾取效果。

本发明采取的方法技术方案是：

一种1090MHz ES ADS-B帧信号解调方法，所述方法的步骤：

a)用于对A/D变换器输出数字信号流的7个特定位置计算码片的功率差信噪比SNR，并检查这7个功率差信噪比SNR值之中是否至少有5个大于阈值一，以及这7个功率差信噪比SNR值的平均值SN值是否大于阈值二的步骤；

b)用于对A/D变换器输出数字信号流的特定位置计算脉冲平均功率S和最小功率Smin，及S与Smin的差值并判断该差值是否小于阈值三的步骤；

c)用于对A/D变换器输出数字信号流的14个特定位置计算静默功率，并与步骤b)获得的脉冲平均功率S求差，得到14个信号/干扰比SIR值，并检查这14个信号/干扰比SIR值中是否至少有10个大于阈值四的步骤；

d)用于对步骤a)和步骤b)获得的SN值与S值进行求差，得到噪声功率N的步骤；

e)用于对满足步骤a)、步骤b)和步骤c)的候选帧头序列进行阈值为N+SN/2的二值化处理，并将得到的二值化的序列与本地存储的二进制标准ADS-B帧头序列相比对，得到帧头信号的步骤；

f)用于对步骤a)、步骤b)和步骤d)得到的SN值、S值和N值计算数据位判决门限的步骤；

g)用于对A/D变换器输出的数字信号流，采用步骤e)和步骤f)获得的帧头信号和数据位判决门限信号，进行数据位拾取的步骤；

f)用于对步骤g)得到的两路数据帧及其置信度进行循环冗余校验并完成数据融合的步骤。

一种实现1090MHz ES ADS-B帧信号解调方法的数字信号处理板包括：视频信号接口，前置放大器，A/D变换器，FPGA；ADS-B基带视频信号由视频信号接口输入，经过前置放大器进行缓冲与放大后，由A/D变换器进行模/数转换，输出的视频信号流进入FPGA进行处理；在FPGA内对输入的视频信号流进行数据缓存、对缓存数据进行信噪比SNR计算、脉冲功率计算和静默功率计算得到信噪比SNR信号、脉冲功率信号和静默功率信号，信噪比SNR信号脉冲功率信号送入数据位判决门限计算，计算数据位判定门限；信噪比SNR信号、脉冲功率信号、静默功率信号和输出视频数据流送入帧头判定逻辑，进行帧头检测；若判断出现了ADS-B帧头，则将帧头信号置为有效，并将数据位拾取阈值信号送入数据位拾取模块，数据位拾取模块由帧头信号完成帧头同步，并根据数据位判决门限信号，对数据缓存输出视频数据流，依据两种不同的高置信度阈值完成数据位的拾取及置信度判定，获得原始数据帧及置信度1路和原始数据帧及置信度2路，对这两路数据帧及其置信度分别进行循环冗余校验，得到已校验数据帧1路和已校验数据帧2路；对已校验数据帧1路和已校验数据帧2路进行数据融合，去除重复数据，得到正确的ADS-B数据帧。

本发明产生的有益效果是：良好的自适应特性，由于算法可根据信号的幅度特征动态地调整数据拾取时的判决门限，使得ADS-B视频基带处理系统与射频前端进行连接时无需进行系统参数校准，有利于提高系统性能一致性和简化生产流程；抗干扰能力强，算法使用了多门限的置信度判定方式进行数据位拾取，相比传统算法依靠单一的帧头参考功率值进行置信度判定，对突发干扰的抵抗能力更强，可获得更加优秀的接收性能。

附图说明

以下结合附图和实施例对本发明作一详细的说明。

图1为ADS-B数据帧的时域波形图；

图2为传统ADS-B帧头检测算法中功率参考电平PowerRef的产生机制；

图3为传统ADS-B数据位拾取算法与本发明所使用的数据位拾取算法；

图4为本发明检测ADS-B帧头时所用的本地预存信号模板；

图5为本发明的硬件结构框图。

图中：视频信号接口1，ADS-B基带视频信号2，前置放大器3，A/D变换器4，视频信号流5，数据缓存6，信噪比SNR计算7，脉冲功率S计算8，静默功率计算9，信噪比SNR9，脉冲功率S10，静默功率11，数据位判决门限计算13，帧头判定逻辑14，数据位拾取阈值信号15，帧头信号16，数据位拾取逻辑17，原始数据帧及其置信度1路18，原始数据帧及其置信度2路19，循环冗余校验20，已校验数据帧1路21，已校验数据帧2路22，数据融合23，ADS-B数据帧24，可编程逻辑器件FPGA25，输出视频数据流26。

具体实施方式：

通过使用数字信号处理板硬件和嵌入到其中的软件，可具体实现这些步骤。所使用的芯片是：现场可编程逻辑器件FPGA。

本发明的硬件运行如图5所示：ADS-B基带视频信号2由视频信号接口1输入，经过前置放大器3进行缓冲与放大后，由A/D变换器4进行模/数转换，输出的视频信号流5进入FPGA 25进行处理。在FPGA25内对输入的视频信号流5进行数据缓存6，对缓存数据进行信噪比SNR计算7、脉冲功率计算8和静默功率计算9得到信噪比SNR 10、脉冲功率S11和静默功率12，信噪比SNR10脉冲功率11送入数据位判决门限计算13，计算数据位判定门限；信噪比SNR 10、脉冲功率S 11、静默功率12和输出视频数据流26送入帧头判定逻辑14，进行帧头检测。若判断出现了ADS-B帧头，则将帧头信号16置为有效，并将数据位拾取阈值信号15送入数据位拾取模块17，数据位拾取模块17由帧头信号16完成帧头同步，并根据数据位判决门限信号15，对数据缓存5输出视频数据流26，依据两种不同的高置信度阈值完成数据位的拾取及置信度判定，获得原始数据帧及置信度1路18和原始数据帧及置信度2路19，对这两路数据帧及其置信度分别进行循环冗余校验20，得到已校验数据帧1路21和已校验数据帧2路22。对已校验数据帧1路21和已校验数据帧2路22进行数据融合23，去除重复数据，得到正确的ADS-B数据帧24。