本发明涉及光通信技术领域，尤其涉及一种光模块。
背景技术：
由于光纤具有传输效率高、抗电磁干扰能力强等特点，因此，现代通信中越来越多的利用光纤进行信息传输。在光通信网络连接到用户终端的接入网中，按照是否接入有源器件可分为AON(Active Optical Network，有源光网络)和PON(Passive Optical Network，无源光网络)，其中，由于PON具有维护简便、便于安装和易于拓展的特点，所以得到广泛应用。
一个PON通常由位于中心控制站的OLT(Optical Line Terminal,光线路终端)、位于用户端的ONU(Optical Network Unit,光网络单元)和位于两者之间的ODN(Optical Distribution Network，光分配网络)构成。在数据传输过程中，各ONU使用TDMA(Time Division Multiple Access，时分多址)模式向OLT发送上行信号，上行信号工作在突发模式下，是长度和时间间隔均不相同的脉冲串。由于上行信号的这一不连续性特点，所以，为使OLT可以及时准确的接收上行信号，通常在OLT内部设有一个触发信号(Trigger)，通过检测该触发信号来判断是否有ONU发出上行信号。具体的，通过在OLT光模块中设置单片机，并且在单片机中设置触发信号边沿检测电路，当该触发信号边沿检测电路检测到触发信号产生下降沿(或上升沿)时，则OLT光模块认为即将有ONU发出上行信号、便会做好光功率采样准备。
综上所述，为设计能够检测触发信号的光模块，需要定制具有信号边沿检测功能的单片机，但是具有信号边沿检测功能的单片机价格较为昂贵，进而导致生产成本提高。
技术实现要素：
本发明实施例中提供了一种光模块，以降低光模块的生产成本。
为了达到上述目的，本发明实施例公开了如下技术方案：
根据本发明实施例提供了一种光模块，包括第一边沿触发器、第二边沿触发器、逻辑门电路和脉冲锁存电路，其中：
第一边沿触发器中设有用于接收触发信号的第一输入端、用于接收时钟信号的第二输入端、以及用于输出第一信号的输出端，第一信号为触发信号在时钟信号的作用下生成的；
第二边沿触发器中设有用于接收第一信号的第一输入端、用于接收时钟信号的第二输入端、以及用于输出第二信号的输出端，第二信号为第一信号在时钟信号的作用下生成的，第二边沿触发器的第一输入端与第一边沿触发器的输出端连接；
逻辑门电路中设有用于接收第一信号的第一输入端和用于接收第二信号的第二输入端、以及用于输出脉冲信号的输出端，脉冲信号为第一信号和第二信号经过逻辑运算、在触发信号产生上升沿或下降沿时生成的，逻辑门电路的第一输入端与第一边沿触发器的输出端连接、第二输入端与第二边沿触发器的输出端连接；
脉冲锁存电路中设有用于接收脉冲信号的第一输入端、用于接收清中断信号的第二输入端、以及用于输出中断信号的输出端，中断信号为对脉冲信号做维持高电平或低电平状态处理后、在清中断信号的控制下生成的，脉冲锁存电路的第一输入端与逻辑门电路的输出端连接。
由以上技术方案可见，在本发明实施例提供的光模块，首先，利用第一边沿触发器将OLT中的触发信号在时钟信号下生成第一信号，同时利用第二边沿触发器将第一信号在时钟信号下生成第二信号；由于第二边沿触发器接收到的第一信号为第一边沿触发器的输出信号，并且第二边沿触发器和第一边沿触发器使用同一个时钟信号，所以，第二触发器相对于第一边沿触发器会有一定的触发延时，进而第二信号相对第一信号延时一个时钟周期、两者构成具备竞争条件的信号。然后，将第一信号和第二信号输入到逻辑门电路中进行逻辑运算，获得脉冲信号，由于第一信号和第二信号是触发信号经过同步延时处理获得的，所以该脉冲信号中的方波脉冲是在触发信号产生上升沿或下降沿时产生的，进而可以利用该脉冲信号来指示触发信号边沿的产生。进一步的，由于光模块中的单片机通常是通过中断的方式处理检测到的信号变化，所以在光模块中还设有脉冲锁存电路，通过该脉冲锁存电路对经过上述处理得到的脉冲信号做维持高电平或低电平状态处理，同时在清中断信号的控制下向单片机输出中断信号，单片机接收到该中断信号后，便可以执行后续的光功率采样和处理工作。所以，通过本发明实施例提供的技术方案，在光模块中设计上述电路结构，可实现对OLT中触发信号的边沿检测，进而降低光模块的生产成本。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种光模块的结构示意图；
图2为本发明实施例提供的图1中光模块的信号时序图；
图3为本发明实施例提供的另一种光模块的结构示意图；
图4为本发明实施例提供的又一种光模块的结构示意图；
图5为本发明实施例提供的又一种光模块的结构示意图；
图6为本发明实施例提供的一种基于PLA的光模块的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
在数字电路中，当数字电平从低电平(数字“0”)跳变为高电平(数字“1”)的瞬间会产生上升沿，相反，当数字电平从高电平(数字“1”)跳变为低电平(数字“0”)的瞬间，则会产生下降沿。由于上升沿和下降沿的产生都在瞬间完成，所以要检测信号边沿的变化，可以通过检测信号边沿对应的电平变化作为信号边沿产生的指示。
结合上述思想，本发明实施例利用逻辑电路中的竞争-冒险现象，提供了一种光模块，实现对OLT中触发信号的边沿检测，如图1、以及图2至5所示，该光模块包括第一边沿触发器、第二边沿触发器、逻辑门电路和脉冲锁存电路。
具体的，第一边沿触发器，被配置为接收OLT中的触发信号和单片机中的时钟信号，然后将触发信号在时钟信号的作用下生成第一信号；并且，该第一边沿触发器中设有用于接收触发信号的第一输入端、用于接收时钟信号的第二输入端、以及用于输出第一信号的输出端。
第二边沿触发器，被配置为接收第一信号和单片机中的时钟信号，然后将第一信号在时钟信号的作用下生成第二信号；并且，该第二边沿触发器中设有用于接收第一信号的第一输入端、用于接收时钟信号的第二输入端、以及用于输出第二信号的输出端。同时，该第二边沿触发器的第一输入端与第一边沿触发器的输出端连接。
利用上述第一边沿触发器和第二边沿触发器，便可以获得第一信号和第二信号。由于第二边沿触发器接收到的第一信号为第一边沿触发器的输出信号，并且第二边沿触发器和第一边沿触发器使用同一个时钟信号，所以，第二触发器相对于第一边沿触发器会有一定的触发延时，进而第二信号相对第一信号延时一个时钟周期、两者构成具备竞争条件的信号。
进一步的，逻辑门电路，被配置为接收第一信号和第二信号，然后利用竞争-冒险原理，对第一信号和第二信号进行逻辑运算，获得脉冲信号；并且，该逻辑门电路中设有用于接收第一信号的第一输入端和用于接收第二信号的第二输入端、以及用于输出脉冲信号的输出端。
同时，该逻辑门电路的第一输入端与第一边沿触发器的输出端连接、第二输入端与第二边沿触发器的输出端连接。由于第一信号和第二信号是触发信号经过同步延时处理获得的，所以该脉冲信号中的方波脉冲在触发信号产生上升沿或下降沿时产生，进而可以利用该脉冲信号来指示触发信号边沿的产生。
脉冲锁存电路，被配置为对逻辑门电路输出的脉冲信号做维持高电平或低电平状态处理，同时在清中断信号的控制下向单片机输出中断信号。并且，该脉冲锁存电路中设有用于接收脉冲信号的第一输入端、用于接收清中断信号的第二输入端、以及用于输出中断信号的输出端。
同时，该脉冲锁存电路的第一输入端与逻辑门电路的输出端连接、输出端与单片机中的数据处理单元连接。当单片机接收到该中断信号后，便执行后续的光功率采样和处理工作。
综上，利用本发明实施例提供的技术方案，在光模块中设计上述电路结构，可实现对触发信号的边沿检测，进而降低光模块的生产成本。
可选地，结合上述实施例，如图1所示，为本发明实施例提供的一种光模块的结构示意图。
在该光模块中，第一边沿触发器110和第二边沿触发器120设计为上升沿触发的D触发器，当然，还可以选用其它类型的触发器，如下降沿触发的边沿触发器，本实施例不做具体限定；逻辑门电路130中包括反向器131和第一与门电路132；脉冲锁存电路140为高电平脉冲锁存电路，包括第一或门电路141和第二与门电路142。
第一边沿触发器110中设有第一输入端、第二输入端以及输出端，其中，其第一输入端和第二输入端分别用于接收OLT中的触发信号Trigger和单片机中的时钟信号；第二边沿触发器120中设有第一输入端、第二输入端以及输出端，其第二输入端也用于接收单片机中的时钟信号。
同时，第一边沿触发器110的输出端分别与第二边沿触发器120的第一输入端、反向器131的输入端连接。反向器131的输出端与第一与门电路132的第一输入端连接，第二边沿触发器120的输出端与第一与门电路132的第二输入端连接。第一或门电路141的第一输入端与第一与门电路132的输出端连接、第二输入端与第二与门电路142的输出端连接、输出端与第二与门电路142的第一输入端连接。第二与门电路142中还设有用于接收清中断信号的第二输出端和用于输出中断信号的输出端。
如图2所示，为图1中触发信号边沿检测电路的信号时序图。首先，输入到第一边沿触发器110中的触发信号Trigger，会在时钟信号CLK上升沿处被采样，根据采样结果实现电平状态跳变，输出第一信号X，并且该第一信号X为触发信号Trigger在时钟信号CLK作用下的同步信号；同样，输入到第二边沿触发器120中的第一信号X，会在时钟信号CLK的作用下做同步处理，输出第二信号Y，根据边沿触发器的特性以及两个边沿触发器的连接关系，第二信号Y与第一信号X相比，恰好延时一个时钟周期。然后，将第一信号X输入到反向器131中进行相位取反后，输出第三信号将第三信号和第二信号Y输入到第一与门电路132中后，进行逻辑与运算，输出脉冲信号J1；由于脉冲信号J1是由第一信号X相位取反后和第二信号Y进行逻辑与运算得到的，所以该脉冲信号J1的高电平产生在第一信号X的下降沿时刻，进而该脉冲信号J1在触发信号Trigger的下降沿后输出。所以上述电路结构，利用冒险-竞争原理中的条件，所获得的脉冲信号J1，可以用来指示触发信号Trigger下降沿的产生，即在触发信号下降沿后，会输出一个高电平脉冲信号。
通过上述技术方案，当OLT中的触发信号的下降沿到来时，高电平脉冲锁存电路会向单片机发送一个高电平的中断信号，进而实现触发信号的下降沿检测。
可选地，结合上述实施例，如图3所示，为本发明实施例提供的另一种光模块的结构示意图。
本实施例中的检测电路结构，与图1中的光模块相比，其区别在于，逻辑门电路130中包括反向器133和第一与门电路134。反向器133的输入端与第二边沿触发器120的输出端连接、输出端与第一与门电路134的第一输入端连接；第一与门电路134的第二输入端与第一边沿触发器110的输出端连接，第一与门电路134的输出端与高电平脉冲锁存电路中第一或门电路141的第一输入端。
具体的，反向器133接收第二边沿触发器120输出的第二信号Y，对第二信号Y的相位取反生成第三信号然后向第一与门电路134输出第三信号第一与门电路134接收第一信号X和第三信号对第一信号X和第三信号执行与运算生成脉冲信号J2，然后向高电平脉冲锁存电路输出脉冲信号J2。
在本实施例中，由于脉冲信号J2是由第二信号Y相位取反后和第一信号X进行逻辑与运算得到的，所以该脉冲信号J2的高电平产生在第一信号X的上升沿时刻，进而该脉冲信号J2在触发信号Trigger的上升沿后输出。然后，通过高电平脉冲锁存电路中第一或门电路141和第二与门电路142的高电平锁存运算，最终在清中断信号C的控制下，向单片机输出中断信号Q2。
通过上述技术方案，当OLT中的触发信号的上升沿到来时，高电平脉冲锁存电路会向单片机发送一个高电平的中断信号，进而实现触发信号的上升沿检测，另外，本实施例中与上述实施例相同部分，可以参考上述实施例，在此不再赘述。
可选地，结合上述实施例，如图4所示，为本发明实施例提供的又一种触发信号边沿检测电路的结构示意图。
本实施例中的检测电路结构，与图1中的检测电路相比，其区别在于，逻辑门电路130包括反向器135和第一或门电路136，脉冲锁存电路140为低电平脉冲锁存电路，包括第一与门电路143和第二或门电路144。
反向器135的输入端与第一边沿触发器110的输出端连接、输出端与第一或门电路136的第一输入端连接；第一或门电路136的第二输入端与第二边沿触发器120的输出端连接；第一与门电路143的第一输入端与第一或门电路136的输出端连接、第二输入端与第二或门电路144的输出端连接、输出端与第二或门电路144的第一输入端连接；第二或门电路144中还设有用于接收清中断信号的第二输入端和用于输出中断信号的输出端。
具体的，反向器135接收第一边沿触发器110输出的第一信号X，对第一信号X的相位取反生成第三信号然后向第一或门电路136输出第三信号第一或门电路136，接收第三信号和第二边沿触发器120输出的第二信号Y，对第三信号和第二信号Y执行或运算生成脉冲信号J3，然后向低电平脉冲锁存电路输出脉冲信号J3。所以上述电路结构，利用冒险-竞争原理中的条件，所获得的脉冲信号J3，可以用来指示触发信号Trigger上升沿的产生，即在触发信号上升沿后，会输出一个低电平脉冲信号。进一步的，在低电平脉冲锁存电路中，第一与门电路143接收脉冲信号J3和第二或门电路144输出的中断信号Q3，对脉冲信号J3和中断信号Q3执行与运算生成作为中断通知信号，然后向第二或门电路144输出该中断通知信号；第二或门电路144，接收清中断信号C和中断通知信号，对清中断信号C和中断通知信号执行或运算生成中断信号Q3，分别向单片机和第一与门电路143输出中断信号Q3。
在本实施例中，由于脉冲信号J3是由第一信号X相位取反后和第二信号Y进行逻辑或运算得到的，所以脉冲信号J3的低电平产生在第一信号X的上升沿时刻，进而该脉冲信号J3的低电平在触发信号Trigger的上升沿后输出。然后，在低电平脉冲锁存电路中，第一与门电路143接收脉冲信号J3和中断信号Q3，根据逻辑与运算的原理，该与门电路会锁存住触发信号J3中的低电平信号，并将该低电平信号作为中断的通知信号输入到第二或门电路144中，第二或门电路144在清中断信号C的控制下向单片机输出中断信号Q3，例如，当清中断信号C为低电平时，只要脉冲信号J3出现过低电平，输出的中断信号Q3会一直保持低电平状态，直到清中断信号C变为高电平时，中断信号Q3才会变为高电平。
通过上述技术方案，当OLT中的触发信号的上升沿到来时，低电平脉冲锁存电路会向单片机发送一个低电平的中断信号，进而实现触发信号的上升沿检测，另外，本实施例中与上述实施例相同部分，可以参考上述实施例，在此不再赘述。
可选地，结合上述实施例，如图5所示，为本发明实施例提供的又一种光模块的结构示意图。
本实施例中的检测电路结构，与图4中的检测电路相比，其区别在于，逻辑门电路130包括反向器137和第一或门电路138，反向器137的输入端与第二边沿触发器120的输出端连接、输出端与第一或门电路138的第一输入端连接，第一或门电路138的第二输入端与第一边沿触发器110的输出端连接、输出端与低电平脉冲锁存电路中第一与门电路143的第一输入端连接。
具体的，反向器137接收第二边沿触发器120输出的第二信号Y，对第二信号Y的相位取反生成第三信号然后向第一或门电路138输出第三信号第一或门电路138接收第一边沿触发器110输出的第一信号X和第三信号对第一信号X和第三信号执行或运算生成脉冲信号，然后向脉冲锁存电路140输出脉冲信号J4。
在本实施例中，由于脉冲信号J4是由第二信号Y相位取反后和第一信号X进行逻辑或运算得到的，所以该脉冲信号J4的低电平产生在第一信号X的下降沿时刻，进而该脉冲信号J4的低电平在触发信号Trigger的下降沿后输出。然后，通过低电平脉冲锁存电路中第一与门电路143和第二或门电路144的低电平锁存运算，最终在清中断信号C的控制下，向单片机输出中断信号Q4。
通过上述技术方案，当OLT中的触发信号的下降沿到来时，低电平脉冲锁存电路会向单片机发送一个低电平的中断信号，进而实现触发信号的下降沿检测，其中，本实施例中与上述实施例相同部分，可以参考上述实施例，在此不再赘述。
基于单片机内部PLA(Programmable Logic Arrays,可编程逻辑阵列)单元的结构特征，本实施例还提供了利用单片机PLA单元搭建图1、以及图3至5中光模块中的电路结构，具体通过配置单片机的寄存器实现选定的PLA单元相互之间的连接，并且通过配置寄存器使每个PLA单元可独自实现不同的逻辑功能。如图6所示，为本实施例提供的与图1对应的、基于PLA搭建的触发信号下降沿检测电路，在该检测电路中设有5个PLA单元，其中，第一PLA单元210和第二PLA单元220，分别用于实现第一边沿触发器110和第二边沿触发器120的信号同步延时处理功能；第三PLA单元230，用于实现逻辑门电路130的信号相位取反和逻辑与运算的功能；第四PLA单元240和第五PLA单元250，分别用于实现脉冲锁存电路中第一或门电路141的逻辑或运算和第二与门电路142的逻辑与运算的功能。
本实施例中，通过配置单片机寄存器来组合PLA单元，搭建的触发信号检测电路，实现对触发信号的边沿检测，不需要在单片机中配置新元器件，进而可以进一步降低光模块生产成本。
进一步的，上述实施例中的光模块中还设有触发信号接收单元、单片机晶振和清中断信号发送单元，其中：
触发信号接收单元与第一边沿触发器的第一输入端连接，通过该触发信号接收单元将接收到的OLT中的触发信号发送给第一边沿触发器；单片机晶振分别与第一边沿触发器的第二输入端以及第二边沿触发器的第二输入端连接，通过该单片机晶振为第一边沿触发器和第二边沿触发器提供时钟信号；清中断信号发送单元与脉冲锁存电路的第二输入端连接，通过该清中断信号发送单元在单片机的控制下为脉冲锁存电路提供清中断信号。
本领域技术人员在考虑说明书及实践这里发明的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未发明的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。