专利名称：一种基于快闪存储器的图像传感器的数据读取方法
技术领域：
本发明属于快闪存储器设计技术领域，尤其涉及一种基于快闪存储器的图像传感器的数据读取方法。
背景技术：
快闪存储器有着广泛的应用，比如照相机、MP3等便 携式电子设备。快闪存储器是通过其浮栅结构来实现数据的存储，通过编程操作注入电子到浮栅以提高存储单元的阈值电压来实现数据I的存储，通过擦除操作拉出浮栅上的电子以降低存储单元的阈值电压来实现数据O的存储。为了提高快闪存储器的存储容量，一个常用的方法是采用多位存储的方式，即通过控制浮栅上电子的数量和分布来实现2位以上数据的存储。显然，通过无限细分浮栅上电子的数量和分布可以用快闪存储器来实现模拟值的存储。图I是通用NOR构架快闪存储器的阵列结构图，图2所示的是一种可行的快闪存储器所存储模拟值的读取电路，对存储单元MO施加一定的读取电压Vwl，通过积分器电路对存储单元的读取电流进行积分并产生输出值Vout，存储单元阈值电压越高，读取电流越小，输出值Vout越小，存储单元阈值电压越低，读取电流越大，输出值Vout越大。更进一步的，可以将快闪存储器作为图像传感器使用，即每一个存储器单元作为一个感光的像素单元，通过将每个像素单元感应到的光信号的强弱转换为注入到像素单元浮栅上电子数量的多少，可以实现对光信号的连续检测和成像，所得到的图像信号可以采用图2所示的读取电路进行读取。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，针对上述背景技术中提到的可以将现有快闪存储器作为图像传感器使用，本发明的一个目的在于提出一种具有简单易行的基于快闪存储器的图像传感器的数据读取方法。根据本发明实施例的提出一种基于快闪存储器的图像传感器的数据读取方法，其中，图像传感器采用NOR构架快闪存储器的阵列结构，所有像素单元的漏端连通源线，同一行的像素单元栅极连接通字线，同一列像素单元的源端连通位线，并且每一个位线上连接偏置电流源、信号放大器和模数转换器，该方法包括在源线上加电源电压，在选中的一行像素单元对应的字线上加载读取电压，其余非选中行所在的像素单元对应的字线加载OV电压；每列位线上的电压通过各列的信号放大器和模数转换器进行放大和数字化处理并输出到片外。本发明通过采用通用NOR构架快闪存储器的阵列结构，在读取操作时，在源线SL上加电源电压VDD，选中的一行像素单元栅极WL加载读取电压Vread，在BL方向连接偏置电流源Ibias，信号放大器和模数转换器ADC模块。本发明提出的读取方法结构简单，能够有效实现图像信号的读取操作，有利于降低电路面积。本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中
图I通用NOR构架快闪存储器的阵列结构图；图2已有快闪存储器所存储模拟值的读取电路示意图；图3为本发明的基于快闪存储器的图像传感器的数据读取方法的流程图；和图4为本发明提出的图像信号读取方法的电路原理示意图。
具体实施例方式下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。本发明提出了一种将现有快闪存储器作为图像传感器使用的数据读取方法。该方法结构简单，能够有效实现图像信号的读取操作，有利于降低电路面积。根据本发明实施例的提出一种基于快闪存储器的图像传感器的数据读取方法的流程如图3所示。其中，图像传感器采用NOR构架快闪存储器的阵列结构，所有像素单元的漏端连通源线，同一行的像素单元栅极连接通字线，同一列像素单元的源端连通位线，并且每一个位线上连接偏置电流源、信号放大器和模数转换器。该方法包括如下步骤A.在源线上加电源电压，在选中的一行像素单元对应的字线上加载读取电压，其余非选中行所在的像素单元对应的字线加载OV电压。B.每列位线上的电压通过各列的信号放大器和模数转换器进行放大和数字化处理并输出到片外。如图4所示是本发明提出的图像信号读取方法示意图，采用通用NOR构架快闪存储器的阵列结构，所有像素单元的漏端连接到源线SL，同一行的像素单元栅极连接到一起构成WL，同一列像素单元的源端连接到一起构成BL。整个阵列由η行和m列像素单元构成。本发明提出的读取方法是在每一个BL上连接偏置电流源Ibias，信号放大器和模数转换器ADC0在读取操作时，在源线SL上加电源电压VDD，由于所有像素单元的漏端连接到一起，因此电源电压VDD会加载到所有像素单元的漏端。同时，在选中的一行像素单元的栅极WL(比如WL3)上加载读取电压Vread，其余非选中行所在的像素单元栅极(比如WL1，WL2，WL4 到WLn)加载OV电压，此时每列BL上的电压等于栅极电压Vread减去该列选中像素单元的阈值电压Vth (比如BL2上的电压等于Vread减去像素单元Cell32的阈值电压Vth32，BLm上的电压等于Vread减去像素单元Cel 13m的阈值电压Vth3m)。之后，每列BL上的电压通过各列的信号放大器和模数转换器ADC进行放大和数字化处理由Dout I到Doutm端口输出到片外。本发明提出的读取方法结构简单，能够有效实现图像信号的读取操作，有利于降低电路面积。流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
权利要求
1.一种基于快闪存储器的图像传感器的数据读取方法，其中，所述图像传感器采用 NOR构架快闪存储器的阵列结构，所有像素单元的漏端连通源线，同一行的像素单元栅极连接通字线，同一列像素单元的源端连通位线，并且每一个所述位线上连接偏置电流源、信号放大器和模数转换器，其特征在于，包括A.在源线上加电源电压，在选中的一行像素单元对应的字线上加载读取电压，其余非选中行所在的像素单元对应的字线加载OV电压；和B.每列位线上的电压通过各列的信号放大器和模数转换器进行放大和数字化处理并输出到片外。
全文摘要
本发明提出一种基于快闪存储器的图像传感器的数据读取方法，其中，图像传感器采用NOR构架快闪存储器的阵列结构，所有像素单元的漏端连通源线，同一行的像素单元栅极连接通字线，同一列像素单元的源端连通位线，并且每一个位线上连接偏置电流源、信号放大器和模数转换器，其特征在于，包括在源线上加电源电压，在选中的一行像素单元对应的字线上加载读取电压，其余非选中行所在的像素单元对应的字线加载0V电压；每列位线上的电压通过各列的信号放大器和模数转换器进行放大和数字化处理并输出到片外。本发明提出的读取方法结构简单，能够有效实现图像信号的读取操作，有利于降低电路面积。
文档编号H04N5/378GK102932609SQ201210390989
公开日2013年2月13日 申请日期2012年10月15日 优先权日2012年10月15日
发明者伍冬, 潘立阳 申请人:清华大学