专利名称：光模块端口测试装置的制作方法
技术领域：
本实用新型涉及通信领域，具体而言，涉及一种光模块端口测试装置。
背景技术：
随着经济的发展和社会的需求的增长，人们对于对通讯速度也提出了越来越高的要求。目前，在高速通信网络设备(例如:40G或100G的路由器和交换机)的通讯性能测试中，需要使用大量的CFP光模块和光纤，搭建这样的测试环境较为复杂，如果测试环境出现问题想进行定位也比较困难。而且CFP光模块本身成本很高，如果在高低温环境中长时间运行，很容易影响光模块的寿命，因此，给产品的生产测试提出了巨大的难题。针对上述的问题，目前尚未提出有效的解决方案。
实用新型内容本实用新型实施例提供了一种光模块端口测试装置，以至少解决现有技术中对光模块的端口进行测试的成本较高，测试效率较低的技术问题。根据本实用新型的一个方面，提供了一种光模块端口测试装置，包括:壳体，和封装在上述壳体中的时钟数据恢复模块CDR和/或控制芯片，其中，上述CDR，用于将接收到的高速信号环回至发送上述高速信号的待测设备；上述控制芯片，用于获取各个控制管脚接收到的低速信号并对获取到的上述低速信号进行存储，上述控制芯片还提供待测设备获取上述低速信号的接口。优选地，上述⑶R与上述控制芯片相连，用于在检测到上述高速信号的能量低于预定能量阈值时向上述控制芯片发送报警信号；上述光模块端口测试装置还包括:报警显示装置，与上述控制芯片相连，用于在上述控制芯片接收到上述报警信号后显示上述报警信号。优选地，上述报警显示装置包括发声器和/或LED指示灯。优选地，上述⑶R包括:允许4路IOG信号同时通过的第一⑶R和允许6路IOG信号同时通过的第二⑶R。优选地，上述控制芯片上设置有第一使能管脚和第二使能管脚，其中，上述第一使能管脚，与上述第一⑶R相连，用于对上述第一⑶R的开启状态进行控制；上述第二使能管脚，与上述第二⑶R相连，用于对上述第二⑶R的开启状态进行控制。优选地，上述装置还包括:光模块连接器，上述光模块端口测试装置通过上述光模块连接器与上述待测设备的光模块端口相连。 优选地，上述光模块连接器的连接端口是长短针方式的端口。优选地，上述装置还包括:EEPR0M，与上述控制芯片相连，用于记录上述光模块连接器的插拔次数。优选地，上述装置还包括:复位芯片，与上述控制芯片相连，用于确定上述光模块端口测试装置的插拔次数并将上述插拔次数上传至上述EEPR0M。[0014]优选地，上述控制芯片包括:FPGA芯片和/或单片机。在本实用新型中，提供了一种光模块端口测试装置，在该测试装置中有⑶R和/或控制芯片，通过CDR便可以完成对待测装置端口的高速信号测试，通过控制芯片可以完成对待测试装置端口的低速信号测试，可以按照实际需要进行选择，在装置中不用设置光电路。通过上述方式解决了现有技术中对光模块的端口进行测试的成本较高，测试效率较低的技术问题，达到了减少测试成本和提高测试效率的技术效果。
此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中:图1是根据本实用新型实施例的光模块端口测试装置的一种优选结构示意图；图2是根据本实用新型实施例的测试装置的一种优选系统框图；图3是根据本实用新型实施例的测试装置进行测试的一种优选流程图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本实用新型。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。本实用新型实施例提供了一种优选的光模块端口测试装置，如图1所示，包括:壳体102，和封装在该壳体中的时钟数据恢复模块(Clock Data Recovery，简称为CDR)104和/或控制芯片106。下面对这几个结构进行具体描述。I)⑶R，用于将接收到的高速信号环回至发送高速信号的待测设备；S卩，⑶R从RX接收到高速信号，直接再将接收到的高速信号通过TX传输回去，这样发送该高速信号的路由器或者交换机就可以将环回的高速信号和自身发送的高速信号进行比较，从而确定其上的高速信号是否正常，从而完成对CFP端口的测试。2)控制芯片，用于获取所述控制芯片上各个控制管脚接收到的低速信号(该低速信号主要是路由器或者交换机向控制芯片发送的控制信息)并对获取到的低速信号进行存储，控制芯片还提供待测设备获取低速信号的接口，这样发送该低速信号的交换机或者路由器就可以通过这个接口获取控制芯片接收到的低速信号，然后可以判断获取的到的这个信号和自身发送的低速信号是否相同，如果相同，则表明端口是好的，否则可以确定端口时坏的，从而实现对端口的有效测试。在本优选实施方式中，提供了一种光模块端口测试装置，在该测试装置中有CDR和/或控制芯片，通过⑶R便可以完成对待测装置端口的高速信号测试，通过控制芯片可以完成对待测试装置端口的低速信号测试，可以按照实际需要进行选择，在装置中不用设置光电路。通过上述方式解决了现有技术中对光模块的端口进行测试的成本较高,测试效率较低的技术问题，达到了减少测试成本和提高测试效率的技术效果。上述对高速信号的测试仅是一种方式，在本实用新型实施例中还提供了另外一种方式，即，可以让控制芯片和⑶R通过LOS线相连，如果⑶R自身判断出接收到的高速信号的能量低于设定的一个能量阈值，则可以确定发送这个高速信号的端口是坏的，从而可以通过该LOS线向控制芯片报警信号，然后，控制芯片控制相应的报警显示装置进行报警。在一个优选实施方式中，上述CDR与控制芯片相连，用于在检测到接收到的高速信号的能量低于预定能量阈值时，向控制芯片发送报警信号；光模块端口测试装置中还包括:报警显示装置，与控制芯片相连，用于在控制芯片接收到报警信号后显示报警信号。优选地，报警显示装置可以是发声器和/或LED指示灯。然而，值得注意的是，上述的两种报警显示装置仅是两种优选的实施方式，本实用新型不限于此，还可以采用其它的报警装置。为了实现对40G和100G模式的兼容，在一个优选实施方式中，⑶R包括:允许4路IOG信号同时通过的第一⑶R和允许6路IOG信号同时通过的第二⑶R。这样再在控制芯片上设置第一使能管脚和第二使能管脚，其中，所述第一使能管脚，与第一 CDR相连，用于对第一⑶R的开启状态进行控制；第二使能管脚，与第二⑶R相连，用于对第二⑶R的开启状态进行控制。这样如果需要对40G的待测设备进行测试，可以仅使得第一 CDR处于使能状态，第二 CDR处于不工作状态，如果需要对100G的待测设备进行测试，需要让第一 CDR和第二⑶R同时都工作，通过上述方式有效实现了 40G和100G模式的兼容。优选地，该测试装置可以是通过光模块连接器与待测设备(路由器或者交换机)的光模块端口相连的。为了对热插拔功能进行支持，保证可以按照地、电源、低速信号、高速信号的顺序进行上电，上述的光模块连接器的连接端口可以采用长短针的方式，避免了插拔瞬间出现较大电流而造成设备烧坏。考虑到连接器的寿命是有效的，可以在上述测试装置增加电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory,简称为 EEPROM),与控制芯片相连，用于记录光模块连接器的插拔次数。优选地，上述测试装置还包括:复位芯片，与控制芯片相连，用于确定所述光模块端口测试装置的插拔次数，并将所述插拔次数上传至所述EEPROM。即，该复位芯片的作用是告诉控制芯片单板上电，控制芯片就认为这是I次插拔，从而把EEPROM中的插拔次数+1，从而达到记录插拔次数的目的。在上述各个优选实施方式中，控制芯片可以是现场可编程门阵列(FieldProgrammable Gate Array,简称为 FPGA)芯片和 / 或单片机(例如:ARM)等。本实用新型还提供了一种优选的实施例来进一步对本实用新型进行解释，但是值得注意的是，该优选实施例只是为了更好的描述本实用新型，并不构成对不当的限定。在本优选实施例中，提供了一种CFP自动化测试的方法和装置。主要的构思就是采用CFP端口电路环回装置替代原本测试系统中的CFP模块和光纤，来进行端口测试。通过这种方式省去了 CFP模块中的光路部分，节省了成本，也节省了光纤，同时也可以有效减小搭建测试环境的复杂度。实现了对CFP的低速信号进行自动化测试，提高生产测试效率的技术效果。如图2所示，上述CFP端口电路环回测试装置，包括:结构壳体和封装于壳体内的电路板。在电路板上述设置一个FPGA202，该FPGA202通过管理数据输入输出(ManagementData Input/Output,简称为MD10)总线和一些控制信号(Control)、报警信号(Alarm)与Host (主设备，也就是待测设备)相连，同时也与CDR1204和CDR2206、EEPR0M208、复位芯片210、LED指示灯212等其余部分的设备相连，作为整个装置的总控制单元。[0035]其中，CDR (CDR1204和CDR2206)用于处理高速信号，在接收到Host发来的TX信号后直接通过RX将接收到的信号发送回去。⑶R的使能端(EN)接入FPGA，受FPGA控制。同时⑶R的LOS信号也接入FPGA，当高速信号能量过低时⑶R通过该LOS信号向FPGA报警，同时FPGA通过LED灯及时反映出来。优选地，FPGA也可以通过MDIO总线将报警上报至Host (主设备，也就是待测设备)，从而实现自动化测试。上述测试装置可以使用标准的CFP连接器，然而，由于连接器的寿命较短，在装置内部可以增加一个EEPR0M，用来记录模块的插拔次数，从而方便连接器出问题时定位故障，插拔次数可以通过复位芯片的上电复位信号来进行计数。优选地，上述测试装置还支持热插拔，可以采用长短针的方式设计连接器，从而有效保证以地、电源、低速信号、高速信号的顺序进行上电。还可以采用电源控制模块，以保证CDR部分最后上电，避免插拔瞬间出现较大电流而烧坏设备。由于40G和100G的CFP光模块在管脚上是兼容的，只是高速信号的通道数不一样，为了使得本测试装置可以40G和100G的CFP光模块，可以将CDR分成两部分，一部分是支持4路IOG信号⑶Rl，另一部分支持6路IOG信号的⑶R2。FPGA通过LOS信号区分是40G模式还是100G模式。当40G模式时只使用⑶Rl，当100G模式时同时使用⑶Rl和⑶R2。上述的LED指示灯212可以是两个双色LED灯，一个橙绿双色灯用来区分40G和100G, 一个红绿双色灯用来指示是否接收到⑶R向FPGA发送的LOS信号(报警信号)。通过这两个双色LED指示的工作状态可以如表I所示。表I
权利要求1.一种光模块端口测试装置，其特征在于，包括:壳体，和封装在所述壳体中的时钟数据恢复模块CDR和/或控制芯片，其中， 所述CDR，用于将接收到的高速信号环回至发送所述高速信号的待测设备； 所述控制芯片，用于获取各个控制管脚接收到的低速信号并对获取到的所述低速信号进行存储，所述控制芯片还提供待测设备获取所述低速信号的接口。
2.根据权利要求1所述的装置，其特征在于， 所述CDR与所述控制芯片相连，用于在检测到所述高速信号的能量低于预定能量阈值时向所述控制芯片发送报警信号； 所述光模块端口测试装置还包括:报警显示装置，与所述控制芯片相连，用于在所述控制芯片接收到所述报警信号后显示所述报警信号。
3.根据权利要求2所述的装置，其特征在于，所述报警显示装置包括发声器和/或LED指示灯。
4.根据权利要求1所述的装置，其特征在于，所述CDR包括:允许4路IOG信号同时通过的第一⑶R和允许6路IOG信号同时通过的第二⑶R。
5.根据权利要求4所述的装置，其特征在于，所述控制芯片上设置有第一使能管脚和第二使能管脚，其中， 所述第一使能管脚，与所述第一 CDR相连，用于对所述第一 CDR的开启状态进行控制； 所述第二使能管脚，与所述第二 CDR相连，用于对所述第二 CDR的开启状态进行控制。
6.根据权利要求1所述的装置，其特征在于，还包括:光模块连接器，所述光模块端口测试装置通过所述光模块连接器与所述待测设备的光模块端口相连。
7.根据权利要求6所述的装置，其特征在于，所述光模块连接器的连接端口是长短针方式的端口。
8.根据权利要求7所述的装置，其特征在于，还包括:EEPROM，与所述控制芯片相连，用于记录所述光模块连接器的插拔次数。
9.根据权利要求8所述的装置，其特征在于，还包括:复位芯片，与所述控制芯片相连，用于确定所述光模块端口测试装置的插拔次数并将所述插拔次数上传至所述EEPROM。
10.根据权利要求1至9中任一项所述的装置，其特征在于，所述控制芯片包括:FPGA芯片和/或单片机。
专利摘要本实用新型公开了一种光模块端口测试装置，其中，该装置包括壳体，和封装在上述壳体中的时钟数据恢复模块CDR和/或控制芯片，其中，上述CDR，用于将接收到的高速信号环回至发送上述高速信号的待测设备；上述控制芯片，用于获取各个控制管脚接收到的低速信号并对获取到的上述低速信号进行存储，上述控制芯片还提供待测设备获取上述低速信号的接口。本实用新型解决了现有技术中对光模块的端口进行测试的成本较高，测试效率较低的技术问题，达到了减少测试成本和提高测试效率的技术效果。
文档编号H04B10/07GK202998098SQ20122059352
公开日2013年6月12日 申请日期2012年11月12日 优先权日2012年11月12日
发明者张伟 申请人:中兴通讯股份有限公司