一种卫星通信移动终端基带处理系统及其应用方法
【专利摘要】本发明涉及一种卫星通信移动终端基带处理系统，包括基于AXI总线的架构，该架构采用32位系统总线1进行高速设备互联，以实现并发的全互联数据和控制交互；并通过32位总线2连接基础模块和低速串行外设，以及通过总线转接桥对系统总线1和系统总线2进行互联，实现高速总线所互联的设备能够对基础模块和低速串行外设进行数据和控制交互。本发明设计合理，结构简单，流程清楚，解决了多核互连和片上互连的难题，相比该领域现有水平的设计，芯片针对性更强，面积更小，功耗更低，同时采用了基于IP可重用的总线接口模块进行硬件模块互连，增加了灵活性，降低成本和设计风险性。
【专利说明】一种卫星通信移动终端基带处理系统及其应用方法
【技术领域】
[0001]本发明涉及无线通信【技术领域】，尤其是一种基带处理系统，具体的说是一种卫星通信终端基带处理系统。
[0002]本发明还涉及一种应用卫星通信终端基带处理系统的方法。
【背景技术】
[0003]目前，在一个卫星通信系统中，用户终端提供从卫星系统的接口获取服务的功能。基带处理器是用户终端最核心的部分，主要用来发射和接收基带信号。发射时，把音频信号或应用处理器数据编译成用来发射的基带码；接收时，把收到的基带码解译为音频信号或应用处理器数据。需要完成上行发射机包括信道编码、调制、成型滤波、定时发送等操作，同时需要完成下行接收机功能包括帧同步前的处理、解调、解速率匹配、译码等操作。由于处理过程复杂，对基带芯片在速度、处理能力、功耗方面要求较高。
[0004]传统的终端基带芯片采用一个通用DSP完成物理层基带信号处理，另外结合一个CPU如ARM处理器完成协议栈处理，两者之间采用静态存储器外加一些总线桥的方式完成结构连接。随着科技进步和应用需求日益增长，卫星通信系统要求更高的数据处理能力以及更低的功耗。采用一个通用DSP及一个CPU的架构已经不能满足应用需要。于是，多核架构诞生，采用多个通用DSP核结合一个以上ARM处理器方式是目前基带芯片的主流设计架构。但是这种架构会引入新的问题，由于核的不断增加，不同核之间的互连通信问题日益显著。同时，也会给总线和存储系统带来更大压力，功耗也会随之增加。另外，通用DSP兼容了目前主流技术方案的功能模块，应用到特定的标准协议移动终端中必然存在大量的冗余逻辑，从而增大系统面积及功耗，同时也会增大成本。
[0005]
【发明内容】
本发明的目的是提供一种克服现有技术的不足，能够消除冗余逻辑，降低芯片面积和功耗的卫星通信终端基带处理系统及其应用方法。
[0006]本发明的技术方案是:
一种卫星通信移动终端基带处理系统，包括基于AXI总线的架构，该架构采用32位系统总线I进行高速设备互联，以实现并发的全互联数据和控制交互；并通过32位总线2连接基础模块和低速串行外设，以及通过总线转接桥对系统总线I和系统总线2进行互联，实现高速总线所互联的设备能够对基础模块和低速串行外设进行数据和控制交互；所述高速设备包括射频接口、系统DMA、内接收ASIP、发射ASIP、硬件加速器、OR处理器核、片上共享存储、MAC接口和片外存储接口 ；所述基础模块和低速串行外设包括时钟电路、复位、定时控制、低功耗控制、核间通信控制、中断控制、通用接口和12C/SPI/UART/12S。
[0007]所述内接收ASIP和发射ASIP均包括内核和子系统，所述内核包括程序存储、指令获取、指令解码、数据通路0-7和数据存储，其中程序存储用于存储ASIP的执行指令；指令获取用于根据指令地址获取ASIP的执行指令；指令解码是在获取指令后，对指令进行解码，获取具体的指令格式；指令执行是根据具体的指令来执行相应的操作；数据通路0-7是指令执行过程中并行的数据通道；数据存储是采用RAM和CACHE形式，存储指令执行的结果；所述子系统包括总线、位宽匹配、内核包、数据存储、寄存器文件、信号量和直接访问控制，其中总线用于与ASIP外部进行数据交换，支持AMBA AXI协议；程序存储是完成内核的程序指令的存储；内核包是提供内核的封装和接口、状态控制、内核例化及JTAG TAP功能；数据存储是采用RAM和CACHE形式，完成内核的数据存储；寄存器文件是提供寄存器的形式，提供外部对ASIP的软件交互接口 ；直接访问控制是提供对外部数据访问的DMA的控制。
[0008]所述总线结构为一个总线IP有多个主机和从设备接口，可以将多个硬件模块连接在一起，实现片上通信。
[0009]所述OR处理器具有专用接口，以更好实现与总线连接处理器、存储器和外设模块的片上互连。
[0010]本系统设有单独的时钟控制模块，实现动态时钟频率调节和空闲模式功能。
[0011 ] 一种上述卫星通信终端基带处理系统应用的方法，包括上行发射和下行接收，其特征是所述上行发射的方法包括以下步骤:
Al.上层信息启动物理层发射过程，同时启动定时控制模块；；
A2.由一个专用ASIP开始信道编码；
A3.ASIP完成编码后，由射频接口模块读取ASIP处理后的数据；
A4.射频接口对发射数据进行成型滤波、上采样等操作；
A5.判断定时控制是否到达通信标准的基准发送时间，到达后打开射频接口，将数据发送出去，否则继续等待；
所述下行接受方法包括以下步骤:
B1.上层信息启动物理层接收过程，同时启动定时控制模块；
B2.判断定时控制是否到达通信基准接收时间，若到达，则打开射频接口，接收下行数据，否则，继续进行同步调整，直到到达基准时间为止；
B3.射频接口模块对数据进行内插、时域滤波等处理；
B4.系统DMA将射频接口处理完的数据搬到ASIP内部存储器；
B5.采用专用的下行接收ASIP进行数据处理，完成同步、信道估计、均衡、数据解调、解速率匹配功能；
B6.系统DMA将数据搬送到共享存储器模块，由硬件加速器模块完成下行接收余下的数据译码和校验工作。
[0012]本发明的有益效果:
本发明设计合理，结构简单，流程清楚，解决了多核互连和片上互连的难题，相比该领域现有水平的设计，芯片针对性更强，面积更小，功耗更低，同时采用了基于IP可重用的总线接口模块进行硬件模块互连，增加了灵活性，降低成本和设计风险性。
【专利附图】
【附图说明】
[0013]图1是本发明的架构示意图。
[0014]图2是本发明的ASIP内核微结构示意图。
[0015]图3是本发明ASIP访存子系统结构示意图。
[0016]图4是本发明上行发射链路流程示意图。[0017]图5是本发明下行接收链路流程示意图。
[0018]图6是本发明总线结构示意图。
[0019]图7是本发明OR接口转接示意图。
【具体实施方式】
[0020]下面结合附图和实施例对本发明作进一步的说明。
[0021]如图1所示，本发明提供的系统采用基于AXI总线的架构，此架构采用32位系统总线I进行高速设备互联，这些互联的设备包括连接射频芯片的射频接口、系统DMA、内接收ASIP、发射ASIP、硬件加速器、OR处理器核、片上共享存储、MAC接口、片外存储接口，这些互联的设备之间可以实现并发的全互联的数据和控制交互。同时，此架构通过32位总线2来连接片上基础模块和低速串行外设，包括时钟电路、复位、定时控制、低功耗控制、核间通信控制、中断控制、通用接口和I2C/SPI/UART/I2S等其他串行外设接口，并且，此架构的高速互联总线和低速总线直接通过总线转接桥来进行互联，实现系统总线I所互联的设备能够对基础模块和低速串行外设进行数据和控制交互。
[0022]所述ASIP包括两种，一种ASIP实现内接收机功能，主要包括同步、信道估计、均衡、解调、解扰、接速率匹配、RS/Golay译码、卷积译码、CRC校验等。另一种是实现发射机功能，包括控制信道编码和数据信道编码。ASIP指令集针对卫星通信移动终端基带处理算法需求而开发，结构具有针对性，无冗余硬件消耗资源，配合使用协处理器，使整体硬件资源优化。通过平衡算法复杂度和硬件资源消耗，协处理器主要完成下行接收链路中的较复杂译码算法部分。
[0023]所述ASIP分为内核和子系统 两部分,其中内核的微结构如图2所不,分为:
程序存储(Program Memory):用来存储ASIP的执行指令；
指令获取(Instruction Fetch):用来根据指令地址获取ASIP的执行指令；
指令解码(Instruction Decode):获取指令后,对指令进行解码,获得具体的指令格式
等;
指令执行(Instruction Issue):根据具体的指令,来执行相应操作；
数据通路0-7 (data path(T7):指令执行过程中并行的数据通道；
数据存储(Data Memory):用来存储指令执行的结果的存储；
子系统的结构如图3所示，包括:
总线(AXI BUS):用来与ASIP外部进行数据交互的模块，支持AMBA AXI协议；
位宽匹配(Width Match):完成总线模块与内部之间的数据位宽的匹配；
程序存储(pm_ram、I Cache):完成内核的程序指令的存储，采用RAM和CACHE的形式；内核包(Core Wrapper>State Control>MT core、JTAG_TAP):提供内核的封装和接口，提供状态控制、内核例化、JTAG TAP功能；
数据存储(dm_ram、D Cache):完成内核的数据的存储，采用RAM和CACHE的形式；
寄存器文件(Register File):提供外部对ASIP的软件交互接口，通过寄存器的形式； 信号量(semiphore):提供与外部的硬件交互接口，通过信号量的方式；
直接访问控制(DMA control):提供对外部的数据访问的DMA控制方式；
本发明配合外存储器接口、核间通信接口单元、通用外设接口、射频接口等不同接口模块的使用，支持与应用处理器、外部其他功能芯片、射频芯片等外部模块间通信。配合总线连接，完成整个终端通信过程，解决片间互连问题。对于通用接口，采用IP可重用设计。自主开发了射频接口，完成滤波及上下采样等功能，并且提供多种接口协议。
[0024]针对上述方案中的各个模块，专门开发了总线交叉开关、不同类型转接桥，形成物理层子系统硬件模块间通信系统，解决SoC片上互连问题。同时，应用了免费开放的OpenRisc (OR)处理器实现系统控制，并且针对接口进行了重设计:改变OR处理器原始的wishbone总线接口，采用更加通用的接口标准，以实现与总线连接处理器、存储器、其他诸如DSP和外设模块实现更好的片上互连。通过模块间共享存储器，以减少存储空间，降低终端基带处理器的面积和功耗。配合顶层DMA和模块内部读写DMA的使用，设计灵活化。
[0025]所述总线结构采取标准化IP模块实现，如图6所示，一个总线IP有多个主机和从设备接口，可以将多个硬件模块连接在一起，实现片上通信。不同总线协议接口标准不同，提供的数据处理能力也有所差别，因此根据实际数据吞吐量的不同需求，选择不同的总线类型，降低硬件消耗。对于总线接口标准不一致的模块间通信，采用总线转接桥进行连接。总线转接桥将完成不同类型总线接口模块间的数据交互。以OR模块为例，如图7，0R模块的标准接口是wishbone接口，这类接口在设计里比较少见，其他模块几乎没有用到。采用不同类型的桥接模块将OR模块接口转换成与其他模块一致的接口 2类型，方便与其他硬件模块间的数据交互，减小设计代价，增加设计灵活性。
[0026]本发明还提供了单独的时钟控制模块，首先，对于计算量少的模块采用低频时钟，最后达到具有数据交互的不同核之间完成时间基本一样。通过降低部分模块的时钟频率而降低整个设计的功耗。其次，对整个设计采用一个工作模式开关，在芯片不工作时进入睡眠状态，所有模块停止工作，并在睡眠一段时间后，通过重配置开关恢复正常工作状态，实现动态时钟频率调节、空闲模式等功能，降低基带处理器功耗。
[0027]本发明还提供了一种该处理系统的应用方法，包括上行发射和下行接收。根据卫星通信标准，上行发射时，应用处理器数据或者音频编解码后的数据，通过协议栈处理器的处理，由基带处理器提供的接口，传输到物理层子系统，经过编码后，通过射频芯片接口传给射频芯片，然后发射出去。在基带处理器内部，主要完成数据的信道编码。图4表明了基带处理器上行发射数据的处理流程:
步骤1:MAC层给出物理层配置信息，启动物理层发射机，同时启动定时控制模块。
[0028]步骤2:由一个专用ASIP开始信道编码。
[0029]步骤3 =ASIP完成编码后，由射频接口模块读取ASIP处理后的数据。
[0030]步骤4:射频接口对发射数据进行成型滤波、上采样等操作。
[0031]步骤5:判断定时控制是否到达通信标准的基准发送时间，到达后打开射频接口，将数据发送出去，否则继续等待。
[0032]上述方案根据卫星通信协议，确认信道编码最大数据量，并且根据算法结构，定制ASIP结构和指令集。通过评估算法的处理周期数，根据协议时隙结构，确认ASIP工作时钟频率，在此基础上开发出专用ASIP。与通用DSP相比，这种专用结构的ASIP具有针对性强、面积小、硬件资源利用率高等优点。
[0033]根据卫星通信标准，下行接收时，射频芯片接收的数据，通过射频芯片接口进入物理层子系统，经过解码后，进入协议栈处理器，经过协议栈处理器的处理后，音频数据经过解码后，通过音频接口传给音频输出设备输出，其余数据交由USB接口传给应用处理器。在基带处理器内部，主要完成下行数据的帧同步处理，对数据进行译码、接速率匹配等操作。图5表明了卫星通信终端基带处理器下行接收数据的处理流程:
步骤1:上层信息启动物理层接收过程，同时启动定时控制模块。
[0034]步骤2:判断定时控制是否到达通信基准接收时间，若到达，则打开射频接口，接收下行数据。否则，继续进行同步调整，直到到达基准时间为止。
[0035]步骤3:射频接口模块对数据进行内插、时域滤波等处理。
[0036]步骤4:系统DMA将射频接口处理完的数据搬到ASIP内部存储器。
[0037]步骤5:采用专用的下行接收ASIP进行数据处理，完成同步、信道估计、均衡、数据解调、解速率匹配功能。
[0038]步骤6:系统DMA将数据搬送到共享存储器模块，由硬件加速器模块完成下行接收余下的数据译码和校验工作。
[0039]上述方案中，通过评估下行接收链路的算法复杂度，采用了 ASIP加硬件加速器作为协处理器的方式完成下行接收机。
[0040]本发明未涉及部分均与现有技术相同或可采用现有技术加以实现。
【权利要求】
1.一种卫星通信移动终端基带处理系统，包括基于AXI总线的架构，其特征是该架构采用32位系统总线I进行高速设备互联，以实现并发的全互联数据和控制交互；并通过32位总线2连接基础模块和低速串行外设，以及通过总线转接桥对系统总线I和系统总线2进行互联，实现高速总线所互联的设备能够对基础模块和低速串行外设进行数据和控制交互；所述高速设备包括射频接口、系统DMA、内接收ASIP、发射ASIP、硬件加速器、OR处理器核、片上共享存储、MAC接口和片外存储接口 ；所述基础模块和低速串行外设包括时钟电路、复位、定时控制、低功耗控制、核间通信控制、中断控制、通用接口和12C/SPI/UART/12S。
2.根据权利要求1所述卫星通信移动终端基带处理系统，其特征是所述内接收ASIP和发射ASIP均包括内核和子系统，所述内核包括程序存储、指令获取、指令解码、数据通路0-7和数据存储，其中程序存储用于存储ASIP的执行指令；指令获取用于根据指令地址获取ASIP的执行指令；指令解码是在获取指令后，对指令进行解码，获取具体的指令格式；指令执行是根据具体的指令来执行相应的操作；数据通路0-7是指令执行过程中并行的数据通道；数据存储是采用RAM和CACHE形式，存储指令执行的结果；所述子系统包括总线、位宽匹配、内核包、数据存储、寄存器文件、信号量和直接访问控制，其中总线用于与ASIP外部进行数据交换，支持AMBA AXI协议；程序存储是完成内核的程序指令的存储；内核包是提供内核的封装和接口、状态控制、内核例化及JTAG TAP功能；数据存储是采用RAM和CACHE形式，完成内核的数据存储；寄存器文件是提供寄存器的形式，提供外部对ASIP的软件交互接口 ；直接访问控制是提供对外部数据访问的DMA的控制。
3.根据权利要求1所述卫星通信移动终端基带处理系统，其特征是所述总线结构为一个总线IP有多个主机和从设备接口，可以将多个硬件模块连接在一起，实现片上通信。
4.根据权利要求1所述卫星通信移动终端基带处理系统，其特征是所述OR处理器具有专用接口，以更好实现与总线连接处理器、存储器和外设模块的片上互连。
5.根据权利要求1所述卫星通信移动终端基带处理系统，其特征是本系统设有单独的时钟控制模块，实现动态时钟频率调节和空闲模式功能。
6.一种权利要求1所述卫星通`信终端基带处理系统的应用方法，包括上行发射和下行接收，其特征是所述上行发射的方法包括以下步骤: Al.上层信息启动物理层发射过程，同时启动定时控制模块；； A2.由一个专用ASIP开始信道编码； A3.ASIP完成编码后，由射频接口模块读取ASIP处理后的数据； A4.射频接口对发射数据进行成型滤波、上采样等操作； A5.判断定时控制是否到达通信标准的基准发送时间，到达后打开射频接口，将数据发送出去，否则继续等待； 所述下行接受方法包括以下步骤: B1.上层信息启动物理层接收过程，同时启动定时控制模块； B2.判断定时控制是否到达通信基准接收时间，若到达，则打开射频接口，接收下行数据，否则，继续进行同步调整，直到到达基准时间为止； B3.射频接口模块对数据进行内插、时域滤波等处理； B4.系统DMA将射频接口处理完的数据搬到ASIP内部存储器； B5.采用专用的下行接收ASIP进行数据处理，完成同步、信道估计、均衡、数据解调、解速率匹配功能； B6. 系统DMA将数据搬送到共享存储器模块，由硬件加速器模块完成下行接收余下的数据译码和校验工作。
【文档编号】H04L25/02GK103581070SQ201310508570
【公开日】2014年2月12日 申请日期:2013年10月25日 优先权日:2013年10月25日
【发明者】徐建宇, 刘剑锋, 石晶林, 孙刚, 唐会彦, 魏武 申请人:南京移动卫星通信工程技术研究发展中心, 南京熊猫汉达科技有限公司