1.一种极化码的速率匹配方法，其特征在于，包括：
通过极化码编码产生编码数据，所述编码数据包括多个比特；
对所述多个比特进行两步周期打孔，得到第一比特序列；
对所述第一比特序列进行交织，得到第二比特序列；
将所述第二比特序列作为待发射比特；
根据冗余版本rv参数确定混合自动重传请求harq重传所发射的发送比特在所述待发射比特中的起始位置；
所述对所述多个比特进行两步周期打孔，得到第一比特序列，包括：
根据第一打孔模式以预先设定的第一打孔周期对所述多个比特进行第一步周期打孔；
根据第二打孔模式以预先设定的第二打孔周期对经过所述第一步周期打孔的所述多个比特进行第二步周期打孔，得到所述第一比特序列。
2.根据权利要求1所述的方法，其特征在于，所述将所述第二比特序列作为所述待发射比特之后，还包括：
通过顺序截取或重复在所述第二比特序列中获得harq重传所需发射的发送比特。
3.一种极化码的速率匹配方法，其特征在于，包括：
通过极化码编码产生编码数据；所述编码数据包括多个系统比特和多个校验比特；
对所述多个系统比特进行两步周期打孔，得到第一比特序列；对所述多个校验比特进行所述两步周期打孔，得到第二比特序列；
将所述第一比特序列和所述第二比特序列顺序写入循环缓存作为待发射比特；
根据冗余版本rv参数确定所述循环缓存中的混合自动重传请求harq重传所发射的发送比特在所述待发射比特中的起始位置；
所述对所述多个系统比特进行两步周期打孔，得到第一比特序列，包括：
根据第一打孔模式以预先设定的第一打孔周期对所述多个系统比特进行第一步周期打孔；
根据第二打孔模式以预先设定的第二打孔周期对经过所述第一步周期打孔的所述多个系统比特进行第二步周期打孔，得到所述第一比特序列；
所述对所述多个校验比特进行所述两步周期打孔，得到第二比特序列，包括：
根据第一打孔模式以预先设定的第一打孔周期对所述多个校验比特进行第一步周期打孔；
根据第二打孔模式以预先设定的第二打孔周期对经过所述第一步周期打孔的所述多个校验比特进行第二步周期打孔，得到所述第二比特序列。
4.根据权利要求3所述的方法，其特征在于，所述将所述第一比特序列和所述第二比特序列顺序写入循环缓存作为待发射比特，包括：
先将所述第一比特序列写入缓存区，再将所述第二比特序列写入所述缓存区得到第三比特序列，将所述第三比特序列作为所述待发射比特。
5.根据权利要求4所述的方法，其特征在于，所述先将所述第一比特序列写入缓存区，再将所述第二比特序列写入所述缓存区得到第三比特序列，将所述第三比特序列作为所述待发射比特之后，还包括：
通过顺序截取或重复在所述第三比特序列中获得harq重传所需发射的发送比特。
6.一种极化码的速率匹配装置，其特征在于，包括：
第一编码模块，用于通过极化码编码产生编码数据，所述编码数据包括多个比特；
速率匹配模块，用于对所述多个比特进行两步周期打孔，得到第一比特序列；
第二编码模块，用于对所述第一比特序列进行交织，得到第二比特序列；
处理模块，用于将所述第二比特序列作为待发射比特；
所述处理模块，还用于根据冗余版本rv参数确定混合自动重传请求harq重传所发射的发送比特在所述待发射比特中的起始位置；
所述速率匹配模块具体用于：根据第一打孔模式以预先设定的第一打孔周期对所述多个比特进行第一步周期打孔；
根据第二打孔模式以预先设定的第二打孔周期对经过所述第一步周期打孔的所述多个比特进行第二步周期打孔，得到所述第一比特序列。
7.根据权利要求6所述的装置，其特征在于，所述处理模块还用于通过顺序截取或重复在所述第二比特序列中获得harq重传所需发射的发送比特。
8.一种极化码的速率匹配装置，其特征在于，包括：
编码模块，用于通过极化码编码产生编码数据；所述编码数据包括多个系统比特和多个校验比特；
速率匹配模块，用于对所述多个系统比特进行两步周期打孔，得到第一比特序列；对所述多个校验比特进行所述两步周期打孔，得到第二比特序列；
写入模块，用于将所述第一比特序列和所述第二比特序列顺序写入循环缓存作为待发射比特；
处理模块，用于根据冗余版本rv参数确定所述循环缓存中的混合自动重传请求harq重传所发射的发送比特在所述待发射比特中的起始位置；
所述速率匹配模块具体用于：
根据第一打孔模式以预先设定的第一打孔周期对所述多个系统比特进行第一步周期打孔；根据第二打孔模式以预先设定的第二打孔周期对经过所述第一步周期打孔的所述多个系统比特进行第二步周期打孔，得到所述第一比特序列；
根据第一打孔模式以预先设定的第一打孔周期对所述多个校验比特进行第一步周期打孔；根据第二打孔模式以预先设定的第二打孔周期对经过所述第一步周期打孔的所述多个校验比特进行第二步周期打孔，得到所述第二比特序列。
9.根据权利要求8所述的装置，其特征在于，所述写入模块具体用于：
先将所述第一比特序列写入缓存区，再将所述第二比特序列写入所述缓存区得到第三比特序列，将所述第三比特序列作为所述待发射比特。
10.根据权利要求9所述的装置，其特征在于，所述处理模块还用于通过顺序截取或重复在所述第三比特序列中获得harq重传所需发射的发送比特。