一种检测主同步信号的方法及装置制造方法
【专利摘要】本发明实施例公开了一种检测主同步信号的方法及装置，涉及无线通信【技术领域】，能够避免消耗大量的乘法器资源，节省相关计算占用的资源。本发明的方法包括：获取本地主同步序列，并对所述本地主同步序列进行归一化和取整处理，得到归一化本地序列；获取接收数据序列，并利用所述归一化本地序列与所述接收数据序列进行相关计算及数据预处理，得到相关结果；根据所述相关结果，得到预设统计时长内所述相关结果对应的最大峰值位置，并根据所述最大峰值位置与所述本地主同步序列对应的扇区标识确定目标扇区标识。本发明适用于检测主同步信号的场景。
【专利说明】—种检测主同步信号的方法及装置
【技术领域】
[0001]本发明涉及无线通信【技术领域】，尤其涉及一种检测主同步信号的方法及装置。
【背景技术】
[0002]随着通信技术的快速发展和广泛应用，越来越多的用户选择使用无线用户设备通过小区搜索来识别网络，并实现时频同步，进而完成通信。现阶段，需要通过本地的主同步序列得到主同步信号对应的扇区标识，再根据扇区标识得到辅同步序列，从而实现小区搜索。在现有技术中，主同步信号检测系统对本地的主同步序列与接收数据序列进行相关计算，并得到相关的峰值，根据峰值判断本地的主同步序列是否有效，若有效，则确定本地的主同步序列对应的扇区标识为主同步信号对应的扇区标识。
[0003]但是，主同步信号检测系统对本地的主同步序列与接收数据序列进行相关计算时，需要根据基带速率对应的采样点长度进行大量乘法计算和加法计算，比如:基带速率为
1.92MSPS，基带速率对应的采样点长度为128点，则主同步信号检测系统需要进行128次乘法计算和127次加法计算。大量的乘法计算使得主同步信号检测系统需要消耗大量的乘法器资源。
【发明内容】
[0004]本发明的实施例提供一种检测主同步信号的方法及装置，能够避免消耗大量的乘法器资源，节省相关计算占用的资源。
[0005]为达到上述目的，本发明的实施例采用如下技术方案:
[0006]第一方面，本发明实施例提供一种检测主同步信号的方法，包括:
[0007]获取本地主同步序列，并对所述本地主同步序列进行归一化和取整处理，得到归一化本地序列，所述归一化本地序列中的元素为-1或O或+1 ;
[0008]获取接收数据序列，并利用所述归一化本地序列与所述接收数据序列进行相关计算及数据预处理，得到相关结果；
[0009]根据所述相关结果，得到预设统计时长内所述相关结果对应的最大峰值位置，并根据所述最大峰值位置与所述本地主同步序列对应的扇区标识确定目标扇区标识，所述目标扇区标识是与主同步信号对应的扇区标识。
[0010]第二方面，本发明实施例提供一种检测主同步信号的装置，包括:
[0011 ] 归一化模块，用于获取本地主同步序列，并对所述本地主同步序列进行归一化和取整处理，得到归一化本地序列，所述归一化本地序列中的元素为-1或O或+1 ;
[0012]计算模块，用于获取接收数据序列，并利用所述归一化本地序列与所述接收数据序列进行相关计算及数据预处理，得到相关结果；
[0013]确定模块，得到预设统计时长内所述相关结果对应的最大峰值位置，并根据所述最大峰值位置与所述本地主同步序列对应的扇区标识确定目标扇区标识，所述目标扇区标识是与主同步信号对应的扇区标识。[0014]本发明实施例提供的一种检测主同步信号的方法及装置，能够获取本地主同步序列，并对本地主同步序列进行归一化和取整处理，得到归一化本地序列，利用归一化本地序列与接收数据序列进行相关计算及数据预处理，得到相关结果，根据相关结果，得到预设统计时长内相关结果对应的最大峰值位置，并根据最大峰值位置与本地主同步序列对应的扇区标识确定目标扇区标识。在现有技术中，主同步信号检测系统直接利用本地主同步序列与接收数据序列进行相关计算，而本地主同步序列中的元素往往带有小数，在进行相关计算时要进行大量乘法计算，需要消耗大量的乘法器资源。与现有技术相比，本方案利用归一化本地序列与接收数据序列进行相关计算，归一化本地序列中的元素为-1或O或+1，在利用归一化本地序列与接收数据序列进行相关计算时，默认-1代表减法，O代表不加不减，+1代表加法，所以进行相关计算时只需要进行加法计算，避免了乘法计算的过程，也避免了消耗大量的乘法器资源，节省了相关计算占用的资源。
【专利附图】
【附图说明】
[0015]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0016]图1为本发明实施例提供的一种检测主同步信号的方法的流程图；
[0017]图2为本发明实施例提供的一种检测主同步信号的方法的一种具体实现方式的流程图；
[0018]图3为本发明实施例提供的一种自相关曲线的示意图；
[0019]图4为本发明实施例提供的一种检测主同步信号的装置的结构示意图；
[0020]图5为本发明实施例提供的一种检测主同步信号的装置的一种具体实现方式的结构示意图。
【具体实施方式】
[0021]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0022]本发明实施例提供的技术方案应用于主同步信号检测系统，能够对本地主同步序列进行归一化和取整处理，得到归一化本地序列，利用归一化本地序列与接收数据序列进行相关计算，得到相关结果，根据相关结果得到峰值位置，并根据峰值位置，在与本地主同步序列对应的扇区标识中确定目标扇区标识。其中，进行相关计算的过程可以由FPGA(Field-Programmable Gate Array,现场可编程门阵列)等元器件执行。需要说明的是,本发明实施例具体可以适用于LTE,比如:TD-LTE (Time Division Long Term Evolution,时分长期演进)、FDD_LTE (Frequency Division Duplexing Long Term Evolution,步页分长期演进)等。而且，本发明实施例还可以用于其他常见的通信制式。
[0023]本发明实施例提供了一种检测主同步信号的方法，如图1所示，包括:[0024]101，获取本地主同步序列，并对所述本地主同步序列进行归一化和取整处理,得到归一化本地序列。
[0025]其中，主同步信号检测系统根据3GPP (The3rd Generation PartnershipProject,第三代合作伙伴计划)的协议标准规定的Zadoff-Chu序列,产生三个扇区对应的本地主同步序列，每一个扇区都具有与这个扇区对应的本地主同步序列，而且，三个扇区都具有各自的扇区标识。
[0026]需要说明的是，经过归一化和取整处理得到的归一化本地序列中的元素为-1或O或+1，在后续的相关计算过程中，元素为-1时，默认使用减法计算；元素为O时，默认不加不减；元素为+1时，默认使用加法计算。
[0027]102,获取接收数据序列，并利用所述归一化本地序列与所述接收数据序列进行相关计算及数据预处理，得到相关结果。
[0028]其中，根据预设频点信息，产生预设频点的频率偏移量，根据频率偏移量，将预设频点处的信号搬移至零频点，可以利用数字下变频技术和数字低通滤波器对搬移至零频点的信号进行低通滤波，将采样率降至基带速率，得到处理后的信号，在处理后的信号中分离出中间1.08MHz的主同步信号，并得到与主同步信号对应的接收数据序列。
[0029]需要说明的是，经过相关计算和数据预处理得到的相关结果是一个序列，主同步信号检测系统可以在这一个序列中得到最大值，即得到最大峰值，从而在后续处理过程中得到最大峰值位置，并根据最大峰值位置，确定目标扇区标识。
[0030]其中，可以使用FPGA等数字可编程逻辑器件来高速执行归一化本地序列与所述接收数据序列的相关计算及数据预处理。
[0031]103，根据所述相关结果，得到预设统计时长内所述相关结果对应的最大峰值位置，并根据所述最大峰值位置与所述本地主同步序列对应的扇区标识确定目标扇区标识。
[0032]其中，主同步信号检测系统可以利用得到的峰值位置，计算不同周期的峰值位置误差，并根据误差确定当前的相关结果对应的本地主同步序列所对应的扇区标识是否有效，即确定目标扇区标识，目标扇区标识是与主同步信号对应的扇区标识。
[0033]本发明实施例提供的一种检测主同步信号的方法，能够获取本地主同步序列，并对本地主同步序列进行归一化和取整处理,得到归一化本地序列,利用归一化本地序列与接收数据序列进行相关计算及数据预处理，得到相关结果，根据相关结果，得到预设统计时长内相关结果对应的最大峰值位置，并根据最大峰值位置与本地主同步序列对应的扇区标识确定目标扇区标识。在现有技术中，主同步信号检测系统直接利用本地主同步序列与接收数据序列进行相关计算，而本地主同步序列中的元素往往带有小数，在进行相关计算时要进行大量乘法计算，需要消耗大量的乘法器资源。与现有技术相比，本方案利用归一化本地序列与接收数据序列进行相关计算，归一化本地序列中的元素为-1或O或+1，在利用归一化本地序列与接收数据序列进行相关计算时，默认-1代表减法，O代表不加不减，+1代表加法，所以进行相关计算时只需要进行加法计算，避免了乘法计算的过程，也避免了消耗大量的乘法器资源，节省了相关计算占用的资源。
[0034]进一步的，在图1所示的方案的基础上，本发明实施例还提供了一种检测主同步信号的方法的具体方案，本方案对图1所示的方案中的101-103的执行过程进一步细化，其中，101可以具体实现为1011和1012，102可以具体实现为1021和1022，103可以具体实现为1031-1033，如图2所示，包括:
[0035]1011，获取基带速率，并根据所述基带速率，对所述本地主同步序列进行快速傅里叶逆变换，得到与所述本地主同步序列对应的时域数据序列P。
[0036]其中，根据基带速率，对本地主同步序列进行相应点数为N的快速傅里叶逆变换，得到本地主同步序列的时域数据P。基带速率与快速傅里叶逆变换的点数一一对应，比如:基带速率为1.92MSPS，则对应的快速傅里叶逆变换的点数为128 ;或者，基带速率为
3.84MSPS，则对应的快速傅里叶逆变换的点数为256 ;或者，基带速率为7.68MSPS，则对应的快速傅里叶逆变换的点数为512 ;或者，基带速率为15.36MSPS，则对应的快速傅里叶逆变换的点数为1024 ;或者，基带速率为23.04MSPS，则对应的快速傅里叶逆变换的点数为1536 ;或者，基带速率为30.72MSPS，则对应的快速傅里叶逆变换的点数为2048。
[0037]优选的，基带速率为3.84MSPS，基带速率对应的快速傅里叶逆变换的点数N为256，基带速率对应的5ms帧结构的长度为19200。
[0038]1012,根据 PpssU=round(P/max(abs(P))),得到所述归一化本地序列 Ppssu。
[0039]其中，abs为取模 值操作，max为取最大值操作，round为四舍五入取整操作，归一化本地序列中的元素为-1或O或+1。比如:利用上述公式处理之后，可以得到扇区标识为25的归一化本地序列，归一化本地序列为:[1+0?, 0+0i, 0+0i, 0+0i, -l+0i, -l+0i, -1+0i, 0+0i, 0-li, 0-li, 1-li, I+0i, I+0i, O+Oi, 0+li, 0+li, 0+li, 0+0i, O+Oi, -l+0i, -l+0i, -1+Oi, -l+0i, -l+0i, -l+0i, -l+0i, -l+0i, -l+0i, -l+0i, -l+0i, -l+0i, -l+0i, -l+0i, -l+0i, 0+Oi, O+Oi, 0+li, 0+li, 1+li, I+0i, I+0i, O+Oi, 0-li, 0-li, 0-li, O+Oi, O+Oi, O+Oi, 0+li, 0+li，O+Oi, O+Oi, 0-li, 0-li, 0-li, O+Oi, O+Oi, O+Oi, 0+li, 0+li, O+Oi, -l+0i, -l+0i, -1-li, 0-1i, 0-li, 0-li, I+0i, I+0i, I+0i, I+0i, O+Oi, O+Oi, I+0i, I+0i, I+0i, l+0i, O+Oi, O+Oi, O+Oi,O+Oi, I+0i, l+0i, I+0i, I+0i, I+0i, O+Oi, 0-li, 0-li, 0-li, 0-li, -l+0i, -l+0i, -l+0i, O+Oi，O+Oi, O+Oi, I+0i, I+0i, O+Oi, O+Oi, 0-li, -l+0i, O+Oi, O+Oi, O+Oi, I+0i, O+Oi, O+Oi, O+Oi,-l+0i, -l+0i, -1-li, 0-li, 0-li, I+0i, I+0i, I+0i, l+0i, O+Oi, O+Oi, 0+li, 0+li, 0+li, 0+li，0+li, 0+li, 0+li, -1+li, 0+li, 0+li, 0+li, 0+li, 0+li, 0+li, 0+li, O+Oi, O+Oi, I+0i, l+0i,
I+0i, I+0i, 0-li, 0-li, -1-li, -l+0i, -l+0i, O+Oi, O+Oi, O+Oi, I+0i, O+Oi, O+Oi, O+Oi, -1+0i, 0-li, O+Oi, O+Oi, I+0i, l+0i, O+Oi, O+Oi, O+Oi, -l+0i, -l+0i, -l+0i, 0-li, 0-li, 0-li, 0-li, O+Oi, I+0i, l+0i, I+0i, I+0i, I+0i, O+Oi, O+Oi, O+Oi, O+Oi, I+0i, l+0i, I+0i, I+0i, O+Oi，O+Oi, l+0i, I+0i, l+0i, I+0i, 0-li, 0-li, 0-li, -1-li, -l+0i, -l+0i, O+Oi, 0+li, 0+li, 0+Oi, O+Oi, O+Oi, 0-li, 0-li, 0-li, O+Oi, O+Oi, 0+li, 0+li, O+Oi, O+Oi, O+Oi, 0-li, 0-li, 0-1i, O+Oi, I+0i, l+0i, 1+li, 0+li, 0+li, O+Oi, O+Oi, -l+0i, -l+0i, -l+0i, -l+0i, -l+0i, -1+0
i,-l+0i, -l+0i, -l+0i, -l+0i, -l+0i, -l+0i, -l+0i, -l+0i, -l+0i, O+Oi, O+Oi, 0+li, 0+li, 0+li, O+Oi, I+0i, I+0i, 1-li, 0-li, 0-li, O+Oi, -l+0i, -l+0i, -l+0i, O+Oi, O+Oi, O+Oi]。
[0040]需要说明的是，如图3所示，全精度为现有技术的方案的本地主同步序列的自相关曲线，本发明处理为本发明的方案的归一化本地序列的自相关曲线，通过对比两条自相关曲线，可以得知，本发明处理自相关曲线的近端旁瓣的峰值要低于全精度自相关曲线，所以本发明的方案的近端旁瓣的性能要优于现有技术；全精度自相关曲线和本发明处理自相关曲线的最大值均为1，全精度自相关曲线的次大值为0.3078，所以全精度自相关曲线的最大值与次大值的比值约为3.24，而本发明处理自相关曲线的次大值为0.3263，所以本发明处理自相关曲线的最大值与次大值的比值约为3.06，恶化量较小，对根据本地主同步序列得到的相关结果的精度影响并不大，在可接受的范围内。
[0041]1021，根据所述基带速率，得到与所述基带速率对应的快速傅里叶逆变换的点数
N，并根据
【权利要求】
1.一种检测主同步信号的方法，其特征在于，包括: 获取本地主同步序列，并对所述本地主同步序列进行归一化和取整处理，得到归一化本地序列，所述归一化本地序列中的元素为-1或O或+1 ; 获取接收数据序列，并利用所述归一化本地序列与所述接收数据序列进行相关计算及数据预处理，得到相关结果； 根据所述相关结果，得到预设统计时长内所述相关结果对应的最大峰值位置，并根据所述最大峰值位置与所述本地主同步序列对应的扇区标识确定目标扇区标识，所述目标扇区标识是与主同步信号对应的扇区标识。
2.根据权利要求1所述的方法，其特征在于，所述对所述本地主同步序列进行归一化和取整处理，得到归一化本地序列，包括: 获取基带速率，并根据所述基带速率，对所述本地主同步序列进行快速傅里叶逆变换，得到与所述本地主同步序列对应的时域数据序列P ； 根据PpssU=round(P/max(abs(P))),得到所述归一化本地序列Ppssu，其中，所述abs为取模值操作，所述max为取最大值操作,所述round为四舍五入取整操作。
3.根据权利要求1所述的方法，其特征在于，所述利用所述归一化本地序列与所述接收数据序列进行相关计算及数据预处理，得到相关结果，包括: 根据所述基带速率，得到与所述基带速率对应的快速傅里叶逆变换的点数N，并根据
4.根据权利要求1所述的方法，其特征在于，所述根据所述相关结果，得到预设统计时长内所述相关结果对应的最大峰值位置，并根据所述最大峰值位置与所述本地主同步序列对应的扇区标识确定目标扇区标识，包括: 根据所述相关结果，在所述预设统计时长内，按照峰值获取周期获取第I最大峰值位置至第m最大峰值位置，所述预设统计时长包括m个所述峰值获取周期，所述m为正整数，第m’峰值位置是在所述预设的时间段中第m’个所述峰值获取周期中获取的，I < m’ < m，且所述m’为正整数； 计算并得到第I最大峰值位置误差至第m-Ι最大峰值位置误差，检测所述第I最大峰值位置误差至所述第m-Ι最大峰值位置误差是否均在预设误差范围内，第m”峰值位置误差为第m”峰值位置与第m” +1峰值位置的误差，1≤m”≤m_l，且所述m”为正整数； 若均在预设误差范围内，则确定当前本地主同步序列对应的扇区标识为所述目标扇区标识，所述当前本地主同步序列与当前的相关结果对应。
5.根据权利要求1-4中任意一项所述的方法，其特征在于，所述基带速率为3.84MSPS，所述N为256，所述η为4，所述m为5，所述峰值获取周期为5ms，所述预设误差范围为_2到+2。
6.一种检测主同步信号的装置，其特征在于，包括: 归一化模块，用于获取本地主同步序列，并对所述本地主同步序列进行归一化和取整处理，得到归一化本地序列，所述归一化本地序列中的元素为-1或O或+1 ; 计算模块，用于获取接收数据序列，并利用所述归一化本地序列与所述接收数据序列进行相关计算及数据预处理，得到相关结果； 确定模块，用于根据所述相关结果，得到预设统计时长内所述相关结果对应的最大峰值位置，并根据所述最大峰值位置与所述本地主同步序列对应的扇区标识确定目标扇区标识，所述目标扇区标识是与主同步信号对应的扇区标识。
7.根据权利要求6所述的装置，其特征在于，所述归一化模块，包括: 获取单元，用于获取基带速率，并根据所述基带速率，对所述本地主同步序列进行快速傅里叶逆变换，得到与所述本地主同步序列对应的时域数据序列P ； 归一化单元，根据Ppss，i=round (P/max (abs (P))),得到所述归一化本地序列Ppss，i，其中，所述abs为取模值操作,所述max为取最大值操作,所述round为四舍五入取整操作。
8.根据权利要求6所述的装置，其特征在于，所述计算模块，包括: 相关序列获取单元，用于根据所述基带速率，得到与所述基带速率对应的快速傅里叶逆变换的点数N，并根据
9.根据权利要求6所述的装置，其特征在于，所述确定模块，包括: 峰值位置获取单元，用于根据所述相关结果，在所述预设统计时长内，按照峰值获取周期获取第I最大峰值位置至第m最大峰值位置，所述预设统计时长包括m个所述峰值获取周期，所述m为正整数，第m’峰值位置是在所述预设的时间段中第m’个所述峰值获取周期中获取的，l<m’≤m，且所述m’为正整数； 检测单元，用于计算并得到第I最大峰值位置误差至第m-Ι最大峰值位置误差，检测所述第I最大峰值位置误差至所述第m-Ι最大峰值位置误差是否均在预设误差范围内，第m”峰值位置误差为第m”峰值位置与第m” +1峰值位置的误差，I≤m”≤m_l，且所述m”为正整数； 确定单元，用于当均在预设误差范围内时，确定当前本地主同步序列对应的扇区标识为所述目标扇区标识，所述当前本地主同步序列与当前的相关结果对应。
10.根据权利要求6-9中任意一项所述的装置，其特征在于，所述基带速率为.3.84MSPS，所述N为256，所述η为4，所述m为5，所述峰值获取周期为5ms，所述预设误差范围为-2到+2。
【文档编号】H04J11/00GK103944661SQ201410114951
【公开日】2014年7月23日 申请日期:2014年3月25日 优先权日:2014年3月25日
【发明者】介利军, 黄小锋, 张占胜 申请人:京信通信系统（中国）有限公司