一种宽带数字接收机及其实时频谱处理方法
【专利摘要】本发明属于数字信号处理领域，特别涉及一种宽带数字接收机，目的是为了解决现有数字接收机实时频谱处理带宽较窄、频谱分辨率较低的问题。本发明提供一种宽带数字接收机，包括输入端及输出端，还包括第一滤波器组、模拟混频模块、第二滤波器组、模数转换模块、频谱变换模块及频谱变换模块。第一滤波器组分别与输入端及模拟混频模块连接，第二滤波器组分别与模拟混频模块及模数转换模块连接，时频变换模块分别与模数转换模块及频谱拼接模块连接，输出端与频谱拼接模块连接。本发明适用于电子侦察接收、实时频谱分析、雷达、通信等领域。
【专利说明】一种宽带数字接收机及其实时频谱处理方法
【技术领域】
[0001]本发明属于数字信号处理领域，特别涉及一种宽带数字接收机实时频谱处理方法。
【背景技术】
[0002]面对日益复杂的电磁环境，新型的电子侦察接收设备需要对宽带信号进行采集和实时频谱处理，传统的接收机已经不能满足目前电磁监测的需要。高效的数字接收机具有高速、高灵敏度、大动态范围、多信号并行处理、宽带信号实时处理的能力，成为目前电磁监测领域的研究热点。
[0003]数字接收机可以采用软件无线电技术，很容易在数字域完成传统接收机在模拟域完成的信号处理工作。但目前常用的数字接收机往往信号处理带宽较窄，实时运算速度较慢，灵敏度和动态范围较低，也不能很好的满足电磁监测的需要。
【发明内容】
[0004]本发明的目的是为了解决现有数字接收机实时频谱处理带宽较窄、频谱分辨率较低的问题。
[0005]本发明设计了一种多通道可变带宽的宽带数字接收机，每个通道最大带宽为50MHz (每个通道的处理带宽根据分析需要可选多种带宽)，通道个数可根据系统最大带宽进行配置，接收机的多通道射频部分每个通道的本振信号数字可控，各个通道混频、滤波后得到的中频信号频率一致。利用带通采样定理，设计出合理的中频信号频率、ADC采样频率，以FPGA为数字信号处理的核心，FPGA (根据系统的最大分析带宽，可选择用多片FPGA)多通道并行处理，每一片FPGA芯片完成多个通道ADC采样后的数字下变频处理、FFT运算，将各个通道的的频谱数据(只保留带内有用的频谱)存入与FPGA相连的DDR2中，后续完成整个分析带宽频谱的拼接，最终合成宽带信号，并将合成宽带信号送至上位机显示频谱。
[0006]本发明的具体方案是提供一种宽带数字接收机，包括输入端及输出端，还包括:
[0007]第一滤波器组，用于将射频信号的整个分析带宽分为N路并通过各个子通道传输给模拟混频模块；
[0008]模拟混频模块，用于将各个子通道内的射频信号解调至中频信号并传输给第二滤波器组；
[0009]第二滤波器组，用于对各个子通道内多种带宽信号进行滤波；
[0010]模数转换模块，用于将第二滤波器组输出的各个子通道内的模拟中频信号转换为数字中频信号；
[0011]时频变换模块，用于将各个子通道内的数字中频信号进行数字下变频处理(包括数字混频、滤波、抽取等)及可变点快速傅里叶变换，得到信号频谱；
[0012]频谱拼接模块，将各个子通道内经过快速傅里叶变换后的频谱进行带内保留、带外截去，得到各个子通道的带内频谱，并将各个子通道的带内频谱进行拼接得到整个分析带宽内的信号频谱；
[0013]所述第一滤波器组分别与输入端及模拟混频模块连接，所述第二滤波器组分别与模拟混频模块及模数转换模块连接，所述时频变换模块分别与模数转换模块及频谱拼接模块连接，所述输出端与频谱拼接模块连接，N为正整数，子通道的个数为N个。
[0014]具体地，所述时频变换模块包括N个时频变换子模块，每个时频变换子模块包括:
[0015]时钟单元，用于为各模块工作提供时钟同步信号；
[0016]数字混频单元，用于将子通道内的数字中频信号进行下变频；
[0017]路径选择电路，用于根据不同的分析带宽，选择合适的数字下变频处理路径，将数字混频单元输出的I信号分量和Q信号分量传输至数字下变频处理单元；
[0018]多带宽信号处理单元，用于对数字混频后的I信号分量及Q信号分量进行数字滤波、抽取等处理； [0019]变点快速傅里叶变换单元，用于将多带宽信号处理单元输出的基带信号的I信号分量及Q信号分量进行变点快速傅里叶变换；
[0020]所述数字混频单元分别与第二滤波器组及路径选择电路连接，所述多带宽信号处理单元分别与路径选择电路及变点快速傅里叶变换单元连接，所述变点快速傅里叶变换单元与频谱拼接模块连接。
[0021]具体地，所述多带宽信号处理单元包括CIC滤波器组及多相滤波器组，CIC滤波器组用于对窄带宽的信号进行滤波，多相滤波器组用于对宽带宽的信号进行滤波，所述CIC滤波器组分别与路径选择电路及多相滤波器组连接，所述多相滤波器组分别与路径选择电路(或CIC滤波器组，选择大部分带宽的情况下，需要先经过CIC滤波器并抽取后，再送入多相滤波器。)及变点快速傅里叶变换单元连接。
[0022]具体地，所述CIC滤波器组包括CIC滤波器及CIC补偿滤波器，所述CIC滤波器为采用多级级联结构的滤波器。
[0023]本发明的宽带数字接收机的实时频谱处理方法，包括如下步骤:
[0024]A.输入端接收到射频信号，通过N个滤波器将射频信号的整个分析带宽分为N个通道，每个通道带宽B最大可为50MHz (根据实时频谱分析需要，为了提高频谱分辨率，还可选择其它较小的带宽)；
[0025]B.利用带通采样定理，设计出合理的中频信号频率f^ADC采样频率fs。每个通道设有数字可控的本振信号完成将射频信号中心频率下变频至中频fo处；
[0026]C.根据子通道内信号的带宽设计通带宽度不同的滤波器，对通道内混频后的信号进行滤波，经过模数转换模块将模拟中频信号转换为数字信号；
[0027]D.将各个子通道内的数字中频信号进行数字混频、滤波、抽取及变点快速傅里叶变换，得到子通道带内信号频谱；
[0028]E.频谱拼接模块将各个子通道内的经过时频变换之后的带内信号频谱截取出来进行拼接得到整个分析带宽内的信号频谱。
[0029]本发明的有益效果是:通过这种宽带数字接收机实时频谱处理方法，可以对接收到的宽带射频信号进行并行多通道处理，提高FPGA资源利用率，实现实时频谱的合成宽带处理。通过信号带宽选择，可以实现不同分辨率的实时频谱处理。【专利附图】
【附图说明】
[0030]图1为本发明的一种宽带数字接收机的原理框图。
[0031]图2为实施例的数据预处理单元具体实现结构框图。
[0032]图3为实施例的变点快速傅里叶变换模块结构图。
【具体实施方式】
[0033]下面结合附图及实施例对本发明的技术方案做进一步描述。
[0034]如图1所示，本发明提供一种宽带数字接收机，包括输入端及输出端，还包括第一滤波器组、模拟混频模块、第二滤波器组、模数转换模块、时频变换模块及频谱拼接模块。
[0035]第一滤波器组，用于将射频信号的整个分析带宽分为N路并通过各个子通道传输给模拟混频模块；模拟混频模块，用于将各个子通道内的射频信号解调至中频信号并传输给第二滤波器组；第二滤波器组，用于对各个子通道内多种带宽信号进行滤波；模数转换模块，用于将第二滤波器组输出的各个子通道内的模拟中频信号转换为数字中频信号；时频变换模块，用于将各个子通道内的数字中频信号进行数字下变频处理(包括数字混频、滤波、抽取等)及可变点快速傅里叶变换，得到信号频谱；频谱拼接模块，将各个子通道内经过快速傅里叶变换后的频谱进行带内保留、带外截去，得到各个子通道的带内频谱，并将各个子通道的带内频谱进行拼接得到整个分析带宽内的信号频谱；第一滤波器组分别与输入端及模拟混频模块连接，所述第二滤波器组分别与模拟混频模块及模数转换模块连接，所述时频变换模块分别与模数转换模块及频谱拼接模块连接，所述输出端与频谱拼接模块连接，N为正整数，子通道的个数为N个。
[0036]时频变换模块包括N个时频变换子模块，每个时频变换子模块包括时钟单元、数字混频单元、路径选择电路、多带宽信号处理单元及变点快速傅里叶变换单元。
[0037]时钟单元，用于为各模块工作提供时钟同步信号；数字混频单元，用于将子通道内的数字中频信号进行下变频；路径选择电路，用于根据不同的分析带宽，选择合适的数字下变频处理路径，将数字混频单元输出的I信号分量和Q信号分量传输至数字下变频处理单元；多带宽信号处理单元，用于对数字混频后的I信号分量及Q信号分量进行数字滤波、抽取等处理；变点快速傅里叶变换单元，用于将多带宽信号处理单元输出的基带信号的I信号分量及Q信号分量进行变点快速傅里叶变换；数字混频单元分别与第二滤波器组及路径选择电路连接，多带宽信号处理单元分别与路径选择电路及变点快速傅里叶变换单元连接，变点快速傅里叶变换单元与频谱拼接模块连接。
[0038]多带宽信号处理单元，用于对模数转换模块后的数字1、Q信号进行抽取滤波处理，包括CIC滤波器组及多相滤波器组，其中，CIC滤波器组又包括CIC滤波器及补偿滤波器。CIC滤波器的抽取因子可以根据每种信号的带宽进行灵活选择，本发明采取五级级联CIC抽取滤波器的结构，为降低多级CIC级联带来的通带衰减加大的负面效果，在处理带宽较窄的信号时加入Cic补偿滤波器。选择大部分带宽的情况下，需要先经过CIC滤波器并抽取后，再送入多相滤波器。多相滤波器组采用先抽取后滤波的形式，这样就可以很大程度的节省FPGA的乘法器资源，分为三个单元分别进行实现，包括数据预处理单元、多相滤波单元、时分复用单元。
[0039]本发明的宽带数字接收机实时频谱处理方法，包括如下步骤:首先，输入端接收到射频信号，通过N个滤波器将射频信号的整个分析带宽分为N个通道，每个通道带宽B最大可为50MHz (根据实时频谱分析需要，为了提高频谱分辨率，还可选择其它较小的
带宽)。利用带通采样定理/s=^y，其中M取能满足fs>2B的正整数，设计合理的
中频信号频率f(1和模数转换的采样频率fs。其次，通过模拟混频模块将每个通道的中心频率调制至&并且进行滤波；再次，每个通道并行输出至ADC将模拟信号转换为数字信号，通道内再经数字混频得到1、Q两路信号，路径选择电路根据分析带宽选择合适的处理路径，将数字混频模块输出的1、Q信号分量传输至多带宽信号处理模块。在多带宽信号处理模块，信号经过抽取、滤波，有效地降低了数据率，在CIC滤波器组中针对不同带宽采用不同的抽取倍数，采用CIC滤波器的抽取系统没有乘法运算，只有符号、延迟和加法运算，具有非常高的处理效率，很适合抽取系统中的第一级抽取和进行大的抽取因子的工作。多相滤波器采用一种高效的FIR实现方式，滤波在抽取之后进行，可大大降低对硬件的速度要求。设FIR滤波器，其阶数为N，将其分为D组，每组长度为L=N/D，其对应的
转移函数为"
【权利要求】
1.一种宽带数字接收机，包括输入端及输出端，其特征在于，还包括: 第一滤波器组，用于将射频信号的整个分析带宽分为N路并通过各个子通道传输给模拟混频模块； 模拟混频模块，用于将各个子通道内的射频信号解调至中频信号并传输给第二滤波器组； 第二滤波器组，用于对各个子通道内多种带宽信号进行滤波； 模数转换模块，用于将第二滤波器组输出的各个子通道内的模拟中频信号转换为数字中频信号； 时频变换模块，用于将各个子通道内的数字中频信号进行数字下变频处理，包括数字混频、滤波、抽取及可变点快速傅里叶变换，得到信号频谱； 频谱拼接模块，将各个子通道内经过快速傅里叶变换后的信号频谱进行带内保留、带外截去，得到各个子通道的带内频谱，并将各个子通道的带内频谱进行拼接得到整个分析带宽内的信号频谱； 所述第一滤波器组分别与输入端及模拟混频模块连接，所述第二滤波器组分别与模拟混频模块及模数转换模块连接，所述时频变换模块分别与模数转换模块及频谱拼接模块连接，所述输出端与频谱拼接模块连接，N为正整数，子通道的个数为N个。
2.如权利要求1所述的宽带数字接收机，其特征在于，所述时频变换模块包括N个时频变换子模块，每个时频变换子模块包括: 时钟单元，用于为各模块工作提供时钟同步信号； 数字混频单元，用于将子通道内的数字中频信号下变频； 路径选择电路，用于根据不同的分析带宽，选择合适的数字下变频处理路径，将数字混频单元输出的I信号分量和Q信号分量传输至数字下变频处理单元； 多带宽信号处理单元，用于对数字混频后的I信号分量及Q信号分量进行数字滤波、抽取等处理； 变点快速傅里叶变换单元，用于将多带宽信号处理单元输出的基带信号的I信号分量及Q信号分量进行变点快速傅里叶变换； 所述数字混频单元分别与第二滤波器组及路径选择电路连接，所述多带宽信号处理单元分别与路径选择电路及变点快速傅里叶变换单元连接，所述变点快速傅里叶变换单元与频谱拼接模块连接。
3.如权利要求2所述的宽带数字接收机，其特征在于，所述多带宽信号处理单元包括CIC滤波器组及多相滤波器组，CIC滤波器组用于对窄带宽的信号进行滤波，多相滤波器组用于对宽带宽的信号进行滤波，所述CIC滤波器组分别与路径选择电路及多相滤波器组连接，所述多相滤波器组分别与路径选择电路及变点快速傅里叶变换单元连接。
4.如权利要求2所述的宽带数字接收机，其特征在于，所述CIC滤波器组包括CIC滤波器及CIC补偿滤波器，所述CIC滤波器为采用多级级联结构的滤波器。
5.一种宽带数字接收机的实时频谱处理方法，其特征在于，包括如下步骤: A.输入端接收到射频信号，通过N个滤波器将射频信号的整个分析带宽分为N个通道； B.利用带通采样定理，设计出合理的中频信号频率&、ADC采样频率fs，每个通道设有数字可控的本振信号完成将射频信号中心频率下变频至中频&处； C.根据子通道内信号的带宽设计通带宽度不同的滤波器，对通道内混频后的信号进行滤波，经过模数转换模块将模拟中频信号转换为数字信号； D.将各个子通道内的数字中频信号进行数字混频、滤波、抽取及变点快速傅里叶变换，得到子通道带内信号频谱； E.频谱拼接模块将各个子通道内的经过时频变换之后的带内信号频谱截取出来进行拼接得到整个分析带宽内的信号频谱。
6.如权利要求5所述的一种宽带数字接收机的实时频谱处理方法，其特征在于，步骤D包括如下步骤: Dl.通道内信号经数字混频，得到1、Q两路信号； D2.对1路和Q路信号根据分析带宽的选取，选择合适的处理路径进行数字下变频至基带; D3.将数字下变频后的基带信号进行变点快速傅里叶变换。
7.如权利要求5所述的一种宽带数字接收机的实时频谱处理方法，其特征在于，步骤E包括如下步骤: El.将各个子通道内经过快速傅里叶变换后的频谱进行带内保留、带外截去，得到各个子通道的带内频谱； E2.将各个子通道的带内频谱进行拼接得到整个分析带宽内的信号频谱。
【文档编号】H04B1/16GK103973324SQ201410154881
【公开日】2014年8月6日 申请日期:2014年4月17日 优先权日:2014年4月17日
【发明者】严济鸿, 张丽, 郑朋, 侯硕 申请人:电子科技大学