图像拾取装置制造方法

图像拾取装置制造方法
【专利摘要】公开了图像拾取装置。被配置成对驱动线进行驱动的驱动单元的输出阻抗被设定为在提供用于将各传送晶体管设定在导通状态中的驱动脉冲的时段期间和在提供用于将各传送晶体管设定在非导通状态中的驱动脉冲的时段期间被改变。
【专利说明】图像拾取装置

【技术领域】
[0001] 实施例的一个公开方面涉及图像拾取装置。

【背景技术】
[0002] 近年来，图像拾取装置的发展是显著的。公开了一种装置，其被配置成利用在图像 拾取装置的各个像素上形成了微透镜的图像传感器以瞳孔分割方式执行焦点检测（日本 专利特开第2003-244712号公报，以下将称之为专利文献1)。
[0003] 根据专利文献1，图像拾取装置被布置在摄影透镜的预期成像面上。图像拾取装置 的单个像素由光接收部A和光接收部B构成，并且各个光接收部被布置成凭借在摄影透镜 侧形成的图像拾取装置的微透镜与摄影透镜的瞳孔基本共轭。
[0004] 在焦点检测时，从多个像素的光电转换单元A和B的每一个独立地读出信号，并且 相应地生成基于在摄影透镜的瞳孔的相互不同的位置透射的光束的两个图像。通过将两个 光电转换单元A和B相加可以获得图像信息。
[0005] 然而，根据专利文献1，由于分别独立读出光电转换单元A和B的信号，所以准备了 与瞳孔分割数目相对应的被配置成执行读出的传送晶体管和用于驱动其开关的驱动线。当 这些传送晶体管和驱动线的数目增加时，可能更容易引起驱动线之间的短路。对于在这些 驱动线相互短路的情况下的图像质量，要给予更多考虑。或者，在保证驱动线之间的距离的 同时布局驱动线以免引起这种短路的情况下，难以实现芯片面积的微型化。


【发明内容】

[0006] 鉴于上述问题，根据本发明的一方面，一种图像拾取装置包括：多个光电转换单 元，包括第一光电转换单元和与第一光电转换单元相邻的第二光电转换单元；第一传送晶 体管，被配置成传送第一光电转换单元的电荷；第二传送晶体管，被配置成传送第二光电转 换单元的电荷；第一驱动线，向第一传送晶体管提供驱动脉冲；第二驱动线，向第二传送晶 体管提供驱动脉冲；第一驱动单元，被配置成驱动第一驱动线；以及第二驱动单元，被配置 成驱动第二驱动线，其中，在第一驱动单元向第一传送晶体管提供用于将第一传送晶体管 设定在导通状态中的驱动脉冲并且第二驱动单元向第二传送晶体管提供用于将第二传送 晶体管设定在非导通状态中的驱动脉冲的时段期间第二驱动单元的输出阻抗高于在第一 驱动线向第一传送晶体管提供用于将第一传送晶体管设定在导通状态中的驱动脉冲并且 第二驱动线向第二传送晶体管提供用于将第二传送晶体管设定在导通状态中的驱动脉冲 的时段期间第二驱动单元的输出阻抗。
[0007] 本发明的更多特征将从以下参考附图对示范性实施例的描述中变得清楚。

【专利附图】

【附图说明】
[0008] 图1A和1B是根据示范性实施方式的示意图。
[0009] 图2是根据第一示范性实施例的图像拾取装置的示意图。
[0010] 图3图示出根据第一示范性实施例的图像拾取装置的驱动脉冲图的示例。
[0011] 图4是根据参考例的图像拾取装置的示意图。
[0012] 图5是根据第二示范性实施例的图像拾取装置的示意图。
[0013] 图6图示出根据第二示范性实施例的图像拾取装置的驱动脉冲图的示例。
[0014] 图7是根据第三示范性实施例的图像拾取装置的示意图。
[0015] 图8图示出根据第三示范性实施例的图像拾取装置的驱动脉冲图的示例。
[0016] 图9是根据第四示范性实施例的图像拾取装置的示意图。
[0017] 图10图示出根据第四示范性实施例的图像拾取装置的驱动脉冲图的示例。

【具体实施方式】
[0018] 将利用附图来描述本公开的示范性实施方式。实施例的一个公开特征可被描述为 通常被描绘为定时图或时序图的过程。时序图可图示出若干个实体一例如信号、事件等 等一的时序关系。虽然时序图可将操作描述为顺序的过程，但一些操作可并行或同时执 行。此外，除非具体申明，否则可以重新布置操作或时序时刻的顺序。另外，时序或时间距 离可能不成比例或者不以确切的比例描绘时序关系。在以下说明中，将描述像素的晶体管 由NM0S晶体管构成的示例。在像素的晶体管由PM0S晶体管构成的情况下，电压的极性可 全都反转。
[0019] 实施例的一个公开方面在被配置成向各个传送晶体管提供驱动脉冲的驱动单元 的配置中具有特性。图1A和1B是用于描述示范性实施例的说明图。
[0020] 作为特性配置，在提供用于将各个传送晶体管设定在导通状态中的驱动脉冲的时 段期间和在提供用于将各个传送晶体管设定在非导通状态中的驱动脉冲的时段期间改变 驱动单元的输出阻抗。
[0021] 将利用图1A和1B来描述本示范性实施方式。
[0022] 第一光电转换单元101a和第二光电转换单元101b分别将入射光转换成电荷。第 二光电转换单元l〇lb被布置成与第一光电转换单元101a相邻。第一传送晶体管102a和 第二传送晶体管l〇2b分别传送第一光电转换单元101a和第二光电转换单元101b的电荷。
[0023] 第一驱动线109a和第二驱动线109b向第一传送晶体管102a和第二传送晶体管 102b提供驱动脉冲。第一驱动线109a和第二驱动线109b的主要部分包括例如被布置为在 同一线路层上彼此相邻的部分。
[0024] 第一驱动单元110a和第二驱动单元110b驱动第一驱动线109a和第二驱动线 109b。
[0025] 图1A图示出如下时段：在该时段中，第一驱动单元110a向第一传送晶体管102a 提供驱动脉冲以建立导通状态，并且第二驱动单元ll〇b向第二传送晶体管102b提供驱动 脉冲以建立非导通状态。
[0026] 图1B图示出如下时段：在该时段中，第一驱动单元110a向第一传送晶体管102a 提供驱动脉冲以建立导通状态，并且第二驱动单元ll〇b向第二传送晶体管102b提供驱动 脉冲以建立导通状态。
[0027] 图1A中的第二驱动单元110b的输出阻抗被设定为Z1，并且图1B中的第二驱动单 元ll〇b的输出阻抗被设定为Z2。根据本示范性实施方式，其特征在于Z1>Z2成立。
[0028] 利用上述配置，可以将第一驱动线109a和第二驱动线109b布置成彼此紧邻。或 者，如果第一驱动线109a和第二驱动线109b被短路，则流经图1A和1B中的虚线所示的短 路位置的电流值可被设定为是小的。
[0029] 以下，将描述流经短路位置的电流值为何可被设定为是小的的原因。
[0030] 在图1A中，生成第一驱动线109a处的电势与第二驱动线109b处的电势之间的 差。如果第一驱动线109a和第二驱动线109b被短路，则基于此电势差的电流可流动。此时 流动的电流可受到第二驱动单元ll〇b的输出阻抗的影响。详细地说，当该输出阻抗高时， 流动电流小，而当该输出阻抗低时，电流相对大。这里，例如，如果第二驱动单元ll〇b的输 出阻抗常常被设定为高，则可能要花长时间来从第二驱动线10%处的电势低的状态转移 到电势高于上述状态的状态。
[0031] 因此，图1A中的第二驱动单元110b的输出阻抗Z1被设定为高于图1B中的第二 驱动单元ll〇b的输出阻抗Z2。据此，在不增加将驱动线处的电势实际设定为期望电势的时 间的情况下，在假定的短路情况中可流动的电流值可被设定为是小的。或者，在不增加将驱 动线处的电势实际设定为期望电势的时间的情况下，可以减小第一驱动线l〇9a和第二驱 动线109b之间的最短距离。
[0032] 以下，将借由具体示范性实施例来描述本公开。各个示范性实施例是用于实现本 公开的示例，并且在本公开的概念的范围内可以适当进行修改、组合等等。
[0033] 第一示范性实施例
[0034] 将利用图2来描述根据本示范性实施例的图像拾取装置。像素单元100A至100D 包括多个光电转换单元。光敏二极管可用作光电转换单元，并且像素单元100A包括光敏二 极管101a和101b。这些光敏二极管可分别充当第一光电转换单元101a和第二光电转换单 元 101b。
[0035] 第一传送晶体管102a和第二传送晶体管102b传送与光电转换单兀相对应的电 荷。
[0036] 另外，像素单元100A至100D中的每一个可包括浮动扩散（floating diffusion, FD)区域103、放大元件104、复位晶体管105和选择晶体管106。
[0037] 放大元件104可由M0S晶体管构成。FD区域103电连接到构成放大元件104的 M0S晶体管的栅极。FD区域103可由为有关于多个光电转换单元的单个活性区域设置的共 同半导体区域构成，或者也可由为各个光电转换单元中的每一个的独立活性区域设置的多 个半导体区域构成。在后一种情况下，多个半导体区域可利用导体与彼此电连接。
[0038] 可为多个光电转换单兀共同设置放大兀件104。第一传送晶体管102a将第一光电 转换单元l〇la的电荷传送到放大元件104,并且第二传送晶体管102b将第二光电转换单元 l〇lb的电荷传送到放大元件104。
[0039] 虽然在图中没有图示，但由单个微透镜聚焦的光可进入设在各个像素单元中的多 个光电转换单元。利用上述配置，可以在图像拾取面上执行焦点检测操作。
[0040] 构成放大元件104的M0S晶体管构成源极跟随器放大器的一部分，并且可根据传 送到FD区域103的电荷的量来输出信号。在放大元件104由M0S晶体管构成的情况下，栅 极充当源极跟随器放大器的输入节点。FD区域103的电压被复位晶体管105复位。
[0041] 根据本示范性实施例，构成放大元件104的M0S晶体管和复位晶体管105处的漏 极电压被设定为共同的电源电压SVDD。选择晶体管106选择执行输出的行。
[0042] 像素单元100A的信号被读出到垂直信号线107。电流源108电连接到垂直信号线 107。电流源108向构成放大元件104的M0S晶体管提供偏置电流。各条垂直信号线107 电连接到为每列设置的读出电路。在读出电路中可设有噪声去除电路、放大电路、模拟数字 转换电路。
[0043] 第一驱动线109a和第二驱动线109b分别连接到像素单元100A中的第一传送晶 体管102a和第二传送晶体管102b的栅极。类似地，各条驱动线（未图示）连接到复位晶 体管105和选择晶体管106的栅极。
[0044] 第一驱动线109a和第二驱动线109b分别电连接到第一驱动单元110a、第二驱动 单元110b。第一驱动线109a和第二驱动线109b的主要部分例如是在同一线路层上构成的 并且包括被布置成彼此相邻的部分。第一驱动单元ll〇a和第二驱动单元110b分别连接到 第一缓冲器111a和第二缓冲器111b，控制脉冲TxA和控制脉冲TxB分别被输入到第一缓冲 器111a和第二缓冲器111b。第一缓冲器111a和第二缓冲器111b可例如由反相器构成。
[0045] 第一驱动单元110a包括PM0S晶体管112a (第一开关）和NM0S晶体管113a (第二 开关）。另外，第一驱动单元1 l〇a包括NM0S晶体管114a (第六开关），该NM0S晶体管114a 具有的驱动力（drivability)是NM0S晶体管113a的驱动力的η倍（n>0)那么大。NM0S晶 体管114a被布置为与NM0S晶体管113a并联连接。或者，也可分割单个NM0S晶体管来实 现该配置。与NM0S晶体管113a的控制节点相对应的栅极和与NM0S晶体管114a的控制节 点相对应的栅极是共同节点。因此，NM0S晶体管113a和NM0S晶体管114a的操作由共同 的控制脉冲来控制。
[0046] 第二驱动单元110b包括PM0S晶体管112b (第五开关）和NM0S晶体管113b (第四 开关）。另外，第二驱动单元ll〇b包括NM0S晶体管114b (第三开关），该NM0S晶体管114b 具有的驱动力是NM0S晶体管113b的驱动力的η倍那么大。NM0S晶体管114b被布置为与 NM0S晶体管113b并联连接。
[0047] PM0S晶体管112a、NM0S晶体管113a、NM0S晶体管114a和NM0S晶体管114b的控 制节点是共同节点（第一共同节点），并且此共同节点被提供以控制脉冲TxA的反相脉冲。
[0048] PM0S晶体管112b和NM0S晶体管113b的控制节点是共同节点（第二共同节点）， 并且此共同节点被提供以控制脉冲TxB的反相脉冲。第一共同节点和第二共同节点可以是 可与彼此电气上分离的节点。根据本示范性实施例，第一共同节点和第二共同节点是相互 电绝缘的节点。因此，与NM0S晶体管114b的控制节点相对应的栅极和与NM0S晶体管113b 的控制节点相对应的栅极是彼此电气上分离的节点。详细地说，第一共同节点和第二共同 节点中的每一个可接收独立的控制脉冲。
[0049] PM0S晶体管112a的源极被提供以用于将第一传送晶体管102a设定在导通状态中 的电压（VDD)。PM0S晶体管112b的源极被提供以用于将第二传送晶体管102b设定在导通 状态中的电压（VDD)。PM0S晶体管112a提供与用于将第一传送晶体管102a设定在导通状 态中的驱动脉冲相对应的电压。类似地，PM0S晶体管112b提供与用于将第二传送晶体管 102b设定在导通状态中的驱动脉冲相对应的电压。PM0S晶体管112a的漏极和PM0S晶体 管112b的漏极分别电连接到第一驱动线109a和第二驱动线109b。
[0050] NM0S晶体管113a、113b、114a和114b的源极被提供以用于将第一传送晶体管 102a或第二传送晶体管102b设定在非导通状态中的电压。NMOS晶体管113a提供与用于 将第一传送晶体管102a设定在非导通状态中的驱动脉冲相对应的电压。NM0S晶体管113b 提供与用于将第二传送晶体管l〇2b设定在非导通状态中的驱动脉冲相对应的电压。NMOS 晶体管114a提供与用于将第一传送晶体管102a设定在非导通状态中的驱动脉冲相对应的 电压。NMOS晶体管114b提供与用于将第二传送晶体管102b设定在非导通状态中的驱动脉 冲相对应的电压。这里，第一和第二传送晶体管102a和102b是NMOS晶体管，并且用于建 立非导通状态的电压可优选为地电势或负电势。
[0051] 输入控制脉冲TxA的第一缓冲器111a的输出节点120a连接到PM0S晶体管112a 和NMOS晶体管113a的栅极。输入控制脉冲TxB的第二缓冲器111b的输出节点120b连接 到PM0S晶体管112b和NM0S晶体管113b的栅极。输出节点120b不连接到PM0S晶体管 112a、NM0S晶体管113a、NM0S晶体管114a和NM0S晶体管114b的栅极。详细地说，输出节 点120b是电气分离节点。
[0052] 将利用图3来描述根据本示范性实施例的图像拾取装置的驱动脉冲的示例或者 驱动脉冲的定时图。
[0053] FD区域103处的电势在时刻t0被复位晶体管105复位。选择晶体管106处于导 通状态中（接通）。因此，基于与放大元件104的输入节点相对应的FD区域103处的电势 的信号作为像素的噪声信号被输出到垂直信号线107。此时段对应于PM0S晶体管112a和 112b的非导通状态（关断）和NM0S晶体管113a、114a、113b和114b的导通状态（接通）。 据此，第一驱动线109a和第二驱动线109b提供用于关断第一传送晶体管102a和第二传送 晶体管102b的驱动脉冲。
[0054] 控制脉冲TxA在时刻tl被转变到接通。据此，PM0S晶体管112a被从关断转变到 接通，并且NM0S晶体管113a、114a和114b被从接通转变到关断。第一驱动线109a处的电 势被转变到处于用于接通第一传送晶体管l〇2a的电平的驱动脉冲。随后，光敏二极管101a 的电荷被传送到FD区域103。此时，控制脉冲TxB保持关断。由于NMOS晶体管114b的栅 极被提供以控制脉冲TxA，所以NM0S晶体管114b被从接通转变到关断。然而，第二驱动线 109b处的电势被设定在如下电平：在该电平处，第二传送晶体管102b被NM0S晶体管113b 关断。
[0055] 控制脉冲TxA在时刻t2被从接通转变到关断。此时，各个驱动脉冲处于与时刻t0 的状态相同的状态中。随后，FD区域103处的电势变化，变化量为与在时刻tl从光敏二极 管l〇la读出的电荷相当的电压。输出经由垂直信号线107被读出到读出电路。
[0056] 为了使得由第一驱动线109a提供的驱动脉冲被从接通转变到关断，第一驱动线 109a处的电势要被减小。因此，NM0S晶体管113a和114a的大小由在控制脉冲TxA被关 断时在期望时间内用于静定（statically determinate)状态的驱动力决定。这里，作为对 M0S晶体管的驱动力作出贡献的参数的示例，当M0S晶体管的沟道长度被设定为L并且沟道 宽度被设定为W时，W/L可被适当地改变。如果希望增大驱动力，则可以增大W/L的值。以 下，M0S晶体管的W/L在一些情况下可被描述为大小。
[0057] 随着此驱动力更大，可以在更短的时间中建立静定状态。NM0S晶体管114a的驱动 力被设定为NM0S晶体管113a的驱动力的η倍那么大。由于NM0S晶体管114a和114b并 联连接，所以与仅由NM0S晶体管114a执行驱动的情况相比，驱动线处的电势可以按（1+n) 倍的驱动力被置于静定状态中。具体而言，构成第三开关的NMOS晶体管114b的沟道长度 被设定为L1，并且沟道宽度被设定为W1。然后，构成第四开关的NM0S晶体管113b的沟道 长度被设定为L2,并且沟道宽度被设定为W2。此时，可满足以下条件。
[0058] W1/LDW2/L2。
[0059] 控制脉冲TxA和TxB在时刻t3被转变到接通。PM0S晶体管112a和112b被从关 断转变到接通，并且NM0S晶体管113a、114a、113b和114b被从接通转变到关断。据此，第 一驱动线109a处的电势和第二驱动线109b处的电势被转移到处于用于接通各个传送晶体 管的电平的驱动脉冲。据此，光敏二极管l〇la和101b的电荷被传送到FD区域103。利用 此操作，光敏二极管l〇la和101b的电荷在FD区域103中被相加。
[0060] 光敏二极管101a的电荷在时刻tl时已被传送过一次，但传送被再次执行。据此， 在光敏二极管101a和101b中生成的电荷在ro区域103中被相加，并且可以使光敏二极管 101a和101b中的累积时间和累积时段相互统一。利用此操作，所获得的信号可用于图像拾 取操作。
[0061] 控制脉冲TxA和TxB在时刻t4被转变到关断。此时，各个驱动脉冲处于与时刻t2 时的状态相同的状态中，并且FD区域103处的电势被改变，改变量为与在时刻t3从光敏二 极管101a和101b传送的电荷相当的电压。信号经由垂直信号线107被读出到读出电路。
[0062] 读出到读出电路的基于在光敏二极管101a中生成的电荷的信号可基于在时刻t0 读出到读出电路的信号与在时刻t2读出到读出电路的信号之间的差来获得。基于在光敏 二极管101a和101b中生成的电荷的信号可基于在时刻t0读出到读出电路的信号与在时 刻t4读出到读出电路的信号之间的差来获得。
[0063] 根据本示范性实施例，可以减小当如图中的虚线130所指示的第一驱动线109a和 第二驱动线109b短路时流动的电流。
[0064] 如果引起这种短路，那么由于在时刻t0第一驱动线109a处的电势与第二驱动线 109b处的电势相同，所以几乎没有电流流动。
[0065] 在时刻tl，第一驱动线109a具有处于用于接通第一传送晶体管102a的电平的输 出（VDD)，而另一方面，第二驱动线109b具有处于用于关断第二传送晶体管的电平的输出 (GND)。由于在第一驱动线109a处的电势与第二驱动线109b处的电势之间生成了电势差， 所以短路电流可流动。
[0066] 此时的电流路径是如下的路径1。
[0067] VDD - PM0S晶体管112a -第一驱动线109a -短路位置130 -第二驱动线 109b - NM0S 晶体管 113b - GND。
[0068] 这里，图4图示出用于理解本示范性实施例的参考例。在图4中，反相器301包括 布置在电源电压VDD侧的PM0S晶体管112和布置在地侧的NM0S晶体管302。在第一传送 晶体管处于导通状态并且第二传送晶体管处于非导通状态的情况下，可存在如下状态：第 一驱动线109a具有高电势，并且第二驱动线109b具有低于上述电势的电势。如图4所示， 在由单个NM0S晶体管302和单个PM0S晶体管112构成的反相器301的情况下，短路时的 电流路径是如下的路径2。
[0069] VDD - PM0S晶体管112a -第一驱动线109a -短路位置130 -第二驱动线 109b - NM0S 晶体管 302b - GND。
[0070] 如果负载与图2的驱动线的负载是相同大小的并且在相同时间内建立静定状态， 则如上所述，NM0S晶体管302a和302b的驱动力各自使用NM0S晶体管113b和114b的组 合驱动力。
[0071] 当将路径1和路径2相互比较时，差别在于NM0S晶体管113b和NM0S晶体管302b。 在此情况下，NM0S晶体管113b的驱动力与NM0S晶体管302b的驱动力的比率是1: (1+n)。
[0072] 因此，短路时的电流也大致按此比率流动，并且路径1上的电流与路径2上的电流 相比可被抑制到大约?Λ?+η)。
[0073] 利用此配置，可以降低由在电流因为短路而流动时可发生的发热和发光引起的对 图像的影响。
[0074] 在时刻t2,瞬间地，用于减小第一驱动线109a处的电势的NM0S晶体管113b和 114b并联连接以具有（1+n)倍的驱动力。因此，用于建立静定状态的驱动力在图2和图4 中不是不同的。在建立静定状态之后，第一驱动线l〇9a和第二驱动线109b具有相同电势， 从而即使当发生短路时对传送晶体管的操作的影响也是小的。
[0075] 在时刻t3,第一驱动线109a再次具有处于接通第一传送晶体管102a的电平的输 出（VDD)。由于第二驱动线109b此时也具有处于接通第二传送晶体管102b的电平的输出 (VDD)，所以几乎没有短路电流流动。这同样适用于时刻t4。
[0076] 也就是说，通过使用图2的配置，可以将假定的短路情况的电流抑制到?Λ?+η)， 而不损害当传送M0S晶体管被关断时驱动单元的驱动力。
[0077] 在上文中，已在使用NM0S晶体管的驱动力的同时给予了描述。这也可被定义为如 根据本示范性实施方式所述的第二驱动单元的输出阻抗的关系。
[0078] 具体而言，在第一驱动单元110a提供用于建立导通状态的驱动脉冲并且第二驱 动单元ll〇b提供用于建立非导通状态的驱动脉冲的时段期间第二驱动单元110b的输出阻 抗被设定为Z1。在第一驱动单元110a提供用于建立导通状态的驱动脉冲并且第二驱动单 元ll〇b提供用于建立导通状态的驱动脉冲的时段期间第二驱动单元110b的输出阻抗被设 定为Z2。此时，由于设定了 Z1>Z2,所以可以减小短路时的电流。
[0079] 由于在第一驱动单元110a和第二驱动单元110b之中首先被驱动的第一驱动单元 110a的NM0S晶体管113a和114a执行相同的操作，所以也可避免l:n的分割。然而，通过 匹配第一驱动单元ll〇a和第二驱动单元110b中的NM0S晶体管113a和114a的晶体管分 害!]，可以增大布局上的共同区域。因此，例如，可以抑制制造中的差异，并且可以提高产量。
[0080] 如上所述，根据本示范性实施例，在不增加用于将驱动线处的电势实际设定为期 望电势的时间的情况下，可以减小在假定的短路情况中流动的电流值。或者，在不增加用于 将驱动线处的电势实际设定为期望电势的时间的情况下，可以使第一和第二驱动线之间的 最短距离缩短。
[0081] 第二示范性实施例
[0082] 图5是根据第二示范性实施例的图像拾取装置的示意图。
[0083] 本示范性实施例与第一示范性实施例的差别在于不是在每个驱动单元中布置并 联连接的两个NM0S晶体管，而是布置单个NM0S晶体管。另外，差别在于第一缓冲器403a 的输出节点404a连接到布置在第二驱动单元中的NM0S晶体管401b。另外，差别在于第二 缓冲器403b的输出节点404b连接到PM0S晶体管402b，但未连接到NM0S晶体管401b的栅 极。
[0084] 图6图示出根据本示范性实施例的驱动脉冲的示例，或者驱动脉冲的定时图。根 据本示范性实施例，第二驱动线405b处的电势在tl和t2之间的时段期间是浮动的。然而， 例如，借由在第二驱动线405b中生成的寄生电容，在此时段期间可以保持用于关断第二传 送晶体管的电势。
[0085] 根据本示范性实施例，可以减小当在图5中的虚线406处在第一驱动线405a与第 二驱动线405b之间发生短路时可流动的电流。
[0086] 当短路发生时可流动的电流的路径是如下的路径3。
[0087] VDD - PM0S晶体管402a -第一驱动线405a -短路位置406 -第二驱动线 405b (终端）。
[0088] 从而，这不连接到GND，并且几乎没有穿透电流（penetrating current)流动。
[0089] 也就是说，根据本示范性实施例，即使在第一驱动线405a与第二驱动线405b之间 发生短路，也可获得几乎没有穿透电流流动的优点。第三示范性实施例
[0090] 图7是根据第三示范性实施例的图像拾取装置的示意图，并且图8图示出驱动脉 冲的定时图的示例。
[0091] 本示范性实施例与第一示范性实施例的差别在于在NM0S晶体管113a和114a (第 一和第二M0S晶体管）的源极侧布置了 M0S晶体管601a (第五M0S晶体管）和M0S晶体管 602a(第六M0S晶体管）。第五M0S晶体管和第六M0S晶体管可充当电流源。
[0092] 另外，差别在于在NM0S晶体管113b和114b (第三和第四M0S晶体管）的源极侧 布置了 M0S晶体管601b (第七M0S晶体管）和M0S晶体管602b (第八M0S晶体管）。第七 M0S晶体管和第八M0S晶体管可充当电流源。
[0093] NM0S晶体管113a和114a之间的大小比率可被设定为等于M0S晶体管601a和 602a之间的大小比率。类似地，NM0S晶体管113b和114b之间的大小比率可被设定为等于 M0S晶体管601b和602b之间的大小比率。
[0094] M0S晶体管601a和602a的栅极被提供以来自电压提供单元603的恒定电压。与 NM0S晶体管113a和NM0S晶体管114a中类似，M0S晶体管601a和602a可按l:n的大小比 率构成。或者，M0S晶体管601a和602a也可按与NM0S晶体管113a和NM0S晶体管114a之 间的大小比率不同的大小比率构成。
[0095] 利用M0S晶体管601a和601b的布置，第一驱动线109a处的电势和第二驱动线 109b处的电势的变化如图8所示可被设定为是和缓的。与此相伴，当第一传送晶体管102a 和第二传送晶体管102b被从接通转变到关断时，栅极电压的变化被设定为是和缓的。据 此，可以改善从光电转换单元的电荷传送特性。
[0096] 此外，本示范性实施例在如图7中的虚线130所指示的在第一驱动线109a和第二 驱动线10%之间发生短路时发挥了效果。
[0097] 此情况下的路径是如下的路径4。
[0098] VDD - PM0S晶体管112a -第一驱动线109a -短路位置130 -第二驱动线 109b - NM0S 晶体管 113b - M0S 晶体管 601b - GND。
[0099] 流经此路径的电流值可受到M0S晶体管601b限制。
[0100] 因此，通过将M0S晶体管601b和602b之间的大小比率设定为更加大（增大l:m 中的m)，可以进一步抑制短路电流。
[0101] 同时，在用于如图8所示将第一驱动线109a处的电势和第二驱动线109b处的电 势的变化设定为和缓的操作中，这不依赖于大小比率，因为驱动线的电荷是利用充当电流 源的M0S晶体管来拉出的。因此，关于l:m的值，m优选被设定得更大。从实际布局关系的 观点来看，优选设定2〈m〈50。更优选设定10〈m〈30。
[0102] 第四示范性实施例
[0103] 图9是根据第四示范性实施例的图像拾取装置的示意图。
[0104] 本示范性实施例与第一示范性实施例的差别在于在像素单元800中布置了四个 光电转换单元，而根据第一示范性实施例布置了两个光电转换单元。四个光电转换单元对 应于光敏二极管801a、801b、801c和801d。此外，在对应于各个光敏二极管801a、801b、801c 和801d的同时布置了被配置成传送各个光敏二极管的电荷的传送晶体管802a、802b、802c 和802d。另外，布置了各自对应的驱动线809a、809b、809c和809d。
[0105] 驱动线809a、809b、809c和809d连接到各自对应的驱动单元810a、810b、810c和 810d。驱动单元810a、810b、810c和810d分别连接到缓冲器811a、811b、811c和811d，控制 脉冲 TxA、TxB、TxC 和 TxD 输入到缓冲器 811a、811b、811c 和 811d。
[0106] 缓冲器811a的输出节点连接到驱动单元810b的并联连接的NM0S晶体管的栅极。 类似地，缓冲器811b的输出节点连接到驱动单元810c的并联连接的NM0S晶体管的栅极。 另外，缓冲器811c的输出节点连接到驱动单元810d的并联连接的NM0S晶体管的栅极。
[0107] 图10图示出图9的图像拾取装置的驱动脉冲的示例或者驱动脉冲的定时图。如 图9所示，即使生成短路位置830,与上述示范性实施例中类似，也可以将短路时的电流抑 制到?Λ?+η)，而不损害用于关断传送M0S晶体管的驱动力。
[0108] 根据本示范性实施例，已描述了在像素单元中布置四个光电转换单元的示例，但 分割数目不限于四，并且这同样适用于按任意数目执行分割的情况。
[0109] 这样，随着光电转换单元的数目增加，驱动线的数目也增加，从而更优选采用本示 范性实施例。
[0110] 以上已借由具体示范性实施例描述了本公开。然而，本公开不限于各个示范性实 施例，而是可以在不脱离本公开的构思的情况下适当地进行修改和组合。例如，已描述了通 过像素的放大元件中的加法来获得用于图像拾取的信号的示例，但可在外部执行加法或取 平均以获得用于图像拾取的信号。
[0111] 虽然已参考示范性实施例描述了本公开，但要理解本公开不限于所公开的示范性 实施例。所附权利要求的范围应符合最宽解释以涵盖所有这种修改以及等同结构和功能。
【权利要求】
1. 一种图像拾取装置，包括： 多个光电转换单元，包括第一光电转换单元和与所述第一光电转换单元相邻的第二光 电转换单元； 第一传送晶体管，被配置成传送所述第一光电转换单元的电荷； 第二传送晶体管，被配置成传送所述第二光电转换单元的电荷； 第一驱动线，向所述第一传送晶体管提供驱动脉冲； 第二驱动线，向所述第二传送晶体管提供驱动脉冲； 第一驱动单元，被配置成驱动所述第一驱动线；以及 第二驱动单元，被配置成驱动所述第二驱动线， 其中，在所述第一驱动单元向所述第一传送晶体管提供用于将所述第一传送晶体管设 定在导通状态中的驱动脉冲并且所述第二驱动单元向所述第二传送晶体管提供用于将所 述第二传送晶体管设定在非导通状态中的驱动脉冲的时段期间的所述第二驱动单元的输 出阻抗高于在所述第一驱动线向所述第一传送晶体管提供用于将所述第一传送晶体管设 定在导通状态中的驱动脉冲并且所述第二驱动线向所述第二传送晶体管提供用于将所述 第二传送晶体管设定在导通状态中的驱动脉冲的时段期间的所述第二驱动单元的输出阻 抗。
2. 根据权利要求1所述的图像拾取装置， 其中，所述第一驱动单元包括 第一开关，提供与用于将所述第一传送晶体管设定在导通状态中的驱动脉冲相对应的 电压，以及 第二开关，提供与用于将所述第一传送晶体管设定在非导通状态中的驱动脉冲相对应 的电压， 其中，所述第二驱动单元包括 第三开关，提供与用于将所述第二传送晶体管设定在非导通状态中的驱动脉冲相对应 的电压，并且 其中，所述第一开关和所述第二开关的控制节点和所述第三开关的控制节点是共同节 点。
3. 根据权利要求2所述的图像拾取装置，其中，所述第一开关由PMOS晶体管构成，所述 第二开关和所述第三开关由NMOS晶体管构成。
4. 根据权利要求2所述的图像拾取装置， 其中，所述第二驱动单元包括 与所述第三开关并联连接的第四开关，并且 其中，所述第四开关的控制节点和所述第三开关的控制节点是彼此电气分离的节点。
5. 根据权利要求4所述的图像拾取装置， 其中，所述第三开关和所述第四开关由MOS晶体管构成，并且 其中，构成所述第三开关的MOS晶体管的驱动力高于构成所述第四开关的MOS晶体管 的驱动力。
6. 根据权利要求5所述的图像拾取装置， 其中，当构成所述第三开关的MOS晶体管的沟道长度和沟道宽度分别被设定为L1和 W1，并且构成所述第四开关的MOS晶体管的沟道长度和沟道宽度分别被设定为L2和W2时， W1/LDW2/L2的关系成立。
7. 根据权利要求2所述的图像拾取装置， 其中，所述第一驱动单元包括与所述第二开关并联连接的第六开关，并且 其中，所述第六开关的控制节点与所述第一开关、所述第二开关和所述第三开关的控 制节点是共同节点。
8. 根据权利要求2所述的图像拾取装置， 其中，所述第二驱动单元包括 第五开关，提供与用于将所述第二传送晶体管设定在导通状态中的驱动脉冲相对应的 电压， 其中，所述第一开关、所述第二开关和所述第三开关的控制节点是共同节点，并且 其中，所述第五开关的控制节点是与所述共同节点电气分离的节点。
9. 根据权利要求1所述的图像拾取装置， 其中，所述第一驱动单元包括 电流源，在与用于将所述第一传送晶体管设定在非导通状态中的驱动脉冲相对应的电 压被提供给所述第一传送晶体管时使电流流动，并且 其中，所述第二驱动单元包括 电流源，在与用于将所述第二传送晶体管设定在非导通状态中的驱动脉冲相对应的电 压被提供给所述第二传送晶体管时使电流流动。
10. 根据权利要求1所述的图像拾取装置， 其中，所述第一驱动单元包括 充当提供与用于将所述第一传送晶体管设定在非导通状态中的驱动脉冲相对应的电 压的第二开关的第一M0S晶体管和充当与所述第二开关并联连接的第六开关的第二M0S晶 体管， 其中，所述第二驱动单元包括 充当提供与用于将所述第二传送晶体管设定在非导通状态中的驱动脉冲相对应的电 压的第三开关的第三M0S晶体管和充当与所述第三开关并联连接的第四开关的第四M0S晶 体管， 其中，所述图像拾取装置还包括 布置在所述第一 M0S晶体管的源极侧并且充当电流源的第五M0S晶体管、布置在所述 第二M0S晶体管的源极侧并且充当电流源的第六M0S晶体管、布置在所述第三M0S晶体管 的源极侧并且充当电流源的第七M0S晶体管、以及布置在所述第四M0S晶体管的源极侧并 且充当电流源的第八M0S晶体管， 其中，所述第一 M0S晶体管和所述第二M0S晶体管之间的大小比率等于所述第五M0S 晶体管和所述第六M0S晶体管之间的大小比率，并且 其中，所述第三M0S晶体管和所述第四M0S晶体管之间的大小比率等于所述第七M0S 晶体管和所述第八M0S晶体管之间的大小比率。
11. 根据权利要求1所述的图像拾取装置，其中，由所述第一传送晶体管传送的电荷和 由所述第二传送晶体管传送的电荷被传送到共同的放大元件的输入节点。
12. 根据权利要求11所述的图像拾取装置，其中，在所述第一光电转换单元中生成的 电荷和在所述第二光电转换单元中生成的电荷在所述共同的放大元件中被相加。
13. 根据权利要求12所述的图像拾取装置， 其中，在通过至少部分地重叠向所述第一驱动线提供用于将所述第一传送晶体管设定 在导通状态中的驱动脉冲的时段与向所述第二驱动线提供用于将所述第二传送晶体管设 定在非导通状态中的驱动脉冲的时段来把在所述第一光电转换单元中生成的电荷传送到 所述共同的放大元件之后， 通过至少部分地重叠向所述第一驱动线提供用于将所述第一传送晶体管设定在导通 状态中的驱动脉冲的时段与向所述第二驱动线提供用于将所述第二传送晶体管设定在导 通状态中的驱动脉冲的时段，来把在所述第一光电转换单元中生成的电荷和在所述第二光 电转换单元中生成的电荷传送到所述共同的放大元件并相加。
14. 根据权利要求1所述的图像拾取装置，其中，所述第一驱动单元被第一缓冲器驱 动，所述第二驱动单元被第二缓冲器驱动。
15. 根据权利要求1至14的任何一项所述的图像拾取装置，其中，由单个微透镜聚焦的 光进入所述第一光电转换单元和所述第二光电转换单元。
16. 根据权利要求15所述的图像拾取装置， 其中，图像拾取面上的焦点检测操作是利用在所述第一光电转换单元中生成的信号和 在所述第二光电转换单元中生成的信号来执行的，并且 其中，图像拾取操作是通过对在所述第一光电转换单元中生成的信号和在所述第二光 电转换单元中生成的信号进行相加或取平均来执行的。
17. -种图像拾取装置，包括： 多个光电转换单元，包括第一光电转换单元和与所述第一光电转换单元相邻的第二光 电转换单元； 第一传送晶体管，被配置成传送所述第一光电转换单元的电荷； 第二传送晶体管，被配置成传送所述第二光电转换单元的电荷； 第一驱动线，向所述第一传送晶体管提供驱动脉冲； 第二驱动线，向所述第二传送晶体管提供驱动脉冲； 第一驱动单元，被配置成驱动所述第一驱动线；以及 第二驱动单元，被配置成驱动所述第二驱动线， 其中，所述第一驱动单元包括 提供与用于将所述第一传送晶体管设定在导通状态中的驱动脉冲相对应的电压的第 一开关、提供与用于将所述第一传送晶体管设定在非导通状态中的驱动脉冲相对应的电压 的第二开关、与所述第二开关并联连接的第六开关， 其中，所述第二驱动单元包括 提供与用于将所述第二传送晶体管设定在导通状态中的驱动脉冲相对应的电压的第 五开关、提供与用于将所述第二传送晶体管设定在非导通状态中的驱动脉冲相对应的电压 的第三开关、与所述第三开关并联连接的第四开关， 其中，控制所述第一开关、所述第二开关、所述第三开关和所述第六开关的控制节点是 共同节点，并且 其中，所述第四开关的控制节点与所述共同节点电气独立。
18. 根据权利要求17所述的图像拾取装置， 其中，所述第一驱动单元还包括 电流源，在与用于将所述第一传送晶体管设定在非导通状态中的驱动脉冲相对应的电 压被提供给所述第一传送晶体管时使电流流动，并且 其中，所述第二驱动单元还包括 电流源，在与用于将所述第二传送晶体管设定在非导通状态中的驱动脉冲相对应的电 压被提供给所述第二传送晶体管时使电流流动。
19. 根据权利要求17或18所述的图像拾取装置，其中，由单个微透镜聚焦的光进入所 述第一光电转换单元和所述第二光电转换单元。
20. 根据权利要求17所述的图像拾取装置， 其中，图像拾取面上的焦点检测操作是利用在所述第一光电转换单元中生成的信号和 在所述第二光电转换单元中生成的信号来执行的，并且 其中，图像拾取操作是通过对在所述第一光电转换单元中生成的信号和在所述第二光 电转换单元中生成的信号进行相加或取平均来执行的。
【文档编号】H04N5/3745GK104144306SQ201410195215
【公开日】2014年11月12日 申请日期:2014年5月9日 优先权日:2013年5月10日
【发明者】冲田彰, 有岛优, 大田康晴 申请人:佳能株式会社