双线通信协议引擎的制作方法
【专利摘要】在示例实施例中，双线通信协议引擎在双向多节点总线系统中管理控制和数据传输，其中，每个节点经过双绞线总线连接到下个节点。一些实施例包括状态机，允许同步更新在系统中的配置数据、分布式中断系统、根据系统中使用的数据编码的同步模式，和应用于经过双绞线总线传输的一部分数据的数据加扰。多节点的总线系统包括一个主节点和多个从节点。从节点可以通过双绞线总线供电。
【专利说明】双线通信协议引擎
[0001]相关申请的交叉引用
[0002]本申请在35U.S.C.§ 119(e)下请求如下申请的优先权的权益:于2013年7月8日提交的标题为“A2B Protocol Engine”、序列号为61/843,891的美国临时申请；于2013年7月8日提交的标题为“Digital Phase Detector”、序列号为61/843，896的美国临时申请；于2013年7月8日提交的标题为“Differential Decoder”、序列号为61/843,902的美国临时申请；于2013年7月12日提交的标题为“System and Method for Implementing A2BProtocol”、序列号为61/845，542的美国临时申请，其公开内容在此通过引用合并在此。本申请在35U.S.C.§ 120下是于2012年10月5日提交的标题为“Two-Wire Communicat1nSystem for High Speed Data and Power Distribut1n”、序列号为 13/646，397 的美国申请和于 2012 年 10 月 5 日提交的标题为 “Methods for Discovery, Configurat1n, andCoordinating Data Communicat1ns Between Masters and Slave Devices in aCommunicat1n System”、序列号为13/646,382的美国申请的延续部分并声称优先权的权益，在先申请的公开内容被认为是本申请的公开内容的一部分并通过引用并入本文。
【技术领域】
[0003]本发明总体上涉及通信总线技术，以及更具体地说，涉及一种双线通信协议引擎。
【背景技术】
[0004]双线导体系统在电气和电子领域作为数据和电力传输的手段是已知的。这些系统通常采用控制器，用于驱动功率到双线导体中、控制数据传输的时序以及传输和接收数据。主设备(也称为主节点是由控制器控制，并且反过来主节点控制一个或多个从设备(也称为从节点)。通常，双线导体系统上的通信涉及在一根导线上发送时钟信号以及在另一根导线上发送数据信号，时钟信号的上升和/或下降指示所连接的设备之间的数据传送。双线导体系统可以用于无数应用中，诸如汽车、音频信号处理、电话等中的控制系统。
【发明内容】
[0005]本发明总体上涉及一种双线通信协议引擎。具体地，在汽车(以及利用传感器和其他外围设备的其它这种封闭和/或移动系统)中增殖传感器(诸如，麦克风、照相机等)可导致过多的布线量，随之增加系统的复杂性和重量，以及可降低的性能和可靠性。特殊类型的双线通信(被称为汽车音频总线(A2B)通信)可以用于汽车和其他类似的系统，以减少在各种传感器和传感器控制设备之间数据和功率传输的复杂性。该A2B总线提供了链接节点之间的多通道、内部集成电路声音(I2S)/时分复用(TDM)链接。它在单一的差分线对上嵌入双向同步数据(例如，数字音频)、时钟和同步信号到。A2B支持直接的点至点连接，并允许在不同位置的多个菊花链节点贡献或消耗TDM通道内容。该A2B总线允许下行流量(例如，从主节点到最后一个从节点)和上行流量(例如，到主节点)的时间并允许在同一双绞线上的功率传输。
[0006]在示例性实施例中，双线通信(A2B)协议引擎管理双向、多节点的总线系统中的控制和数据传输，其中每个节点通过双绞线总线被连接到另一个节点。一些实施例包括状态机，允许同步更新在系统中的配置数据、分布式中断系统、根据系统中使用的数据编码的同步模式，和应用于经过双绞线总线传输的一部分数据的数据加扰。多节点的总线系统包括一个主节点和多个从节点。从节点可以通过双绞线总线供电。
【专利附图】
【附图说明】
[0007]图1是示出包括双线通信协议引擎的示例性系统的示意的简化框图；
[0008]图2是示出系统的实施例的示例细节的简化框图；
[0009]图3是示出系统的实施例的另一示例细节的简化框图；
[0010]图4是示出系统的实施例的又一示例细节的简化框图；
[0011]图5是示出系统的实施例的又一示例细节的简化框图；
[0012]图6是示出系统的实施例的又一示例细节的简化框图；
[0013]图7是示出系统的实施例的又一示例细节的简化框图；
[0014]图8是示出系统的实施例的又一示例细节的简化框图；
[0015]图9是示出系统的实施例的又一示例细节的简化框图；
[0016]图10是示出系统的实施例的又一示例细节的简化框图；
[0017]图11是示出系统的实施例的又一示例细节的简化框图；
[0018]图12是示出可与本发明实施例关联的示例操作的简化流程图；
[0019]图13是示出可与本发明实施例关联的其他示例操作的简化流程图；和
[0020]图14是示出可与本发明实施例关联的另外其他示例操作的简化流程图。
【具体实施方式】
[0021]图1是示出包括双线通信协议引擎的系统10的简化框图。系统10包括多个节点12(1)-12(N)。12(1)表示主节点，其采用双线通信协议(例如，A2B协议)通过双绞线总线14与三个从节点12(2)-12(N)进行通信。每个从节点12(2)-12(N)可以读和/或写数据从/到一个或多个传感器或其它外围设备16。外围设备的示例包括麦克风(话筒)、麦克风阵列、数字到模拟转换器(DAC)等。主控制器18可以主节点12(1)通过多渠道I2S和内部集成电路(I2C)通信协议进行通信并控制它。该A2B协议引擎的实施例可以允许控制信息和音频数据，该信息和音频数据使用双绞线总线14双向传输以连接每个节点到下一个节点。从节点12⑵-12 (N)也可以通过双绞线14供电。
[0022]如本文所用，术语“节点”指任何集成电路、设备或能够通过电路中适当的通信信道发送和接收数据(例如，电信号)的其它这样的对象。“主节点”包括时钟信号(例如，它可以从I2S输入导出)、下行数据，网络控制和功率的始发者；主节点由主控制器518 (例如微处理器)编程，并接收/发送有效载荷向/从主机控制器518。“从节点”包括可以表示为下行数据帧(例如，具有内容的可能多个同步数据时隙的特定节点的单个负荷块)的可能目标和上行数据帧的来源的可寻址网络连接点。同步数据指连续流数据(例如，音频信号)，其中固定的时间间隔(例如，48千赫)和固定的相位间隔两个对应的转换。
[0023]在各种实施例中，每个节点12-1-12-N可包括例如在集成电路的一部分中实施的A2B协议引擎。在各种实施例中，A2B协议引擎管理在线性、双向，多节点总线系统中的控制和数据传输。根据各种实施例，包括A2B协议引擎的集成电路可以例如通过最小化电磁辐射在嘈杂的环境中很好地工作。每个协议引擎可包括状态机，它允许根据在两线通信协议中使用的数据编码和应用于遍历双绞线总线14的部分数据的数据加扰而同步更新整个系统10的变成数据、分布中断系统、同步模式。另一个特点包括在跨双绞线总线14传输之前简化的浮点压缩以压缩数据。
[0024]在一般的意义上，A2B协议可以连接节点12-1-12-N之间的多通道I2S同步、脉冲编码调制(PCM)数据。A2B协议还可以延长I2S的同步、时分复用(TDM)的性质到连接多个节点12-1-12-N的系统10，其中每个节点12-1-12-N可以消耗数据、提供数据，或两者。
[0025]根据多种实施例，主节点12-1可以通过集成的I2C端口进行配置(例如，编程、设计等)。主节点12-1可产生下游A2B交易(例如，数据信号、电源信号等)并接收上游A2B交易。通过双绞线14接收的数据可通过两个I2S发射器被写入到A2B帧缓冲器并传输出主节点12-1。通过A2B传输的数据可从A2B帧缓冲器读取，它可以由两个I2S接收器填充。在一些实施例中，主节点12(1)包括状态机以管理A2B协议，包括:发现(例如，从节点12⑵-12 (N))、广播写入(例如，系统范围的信息、配置变更等)、CRC生成同步控制帧、循环冗余校验(CRC)错误检测和处理同步响应帧、CRC错误检测和处理中断的帧、用于下行数据的奇偶校验产生，以及上行数据的奇偶校验和错误处理(以及其他特征)。
[0026]每个从节点12-2-12-N可通过上游A2B端口进行配置。每个从节点12-2-12-N可接收下行A2B交易并可选地重传进一步下行的交易。每个从节点12-2-12-N可接收或产生上游A2B交易、选择性重传数据上行并可选地添加数据到上行交易。通过A2B接收的数据可以被写入到A2B帧缓冲器并通过两个I2S发射器发射出去。通过A2B要发送的数据可从A2B帧缓冲器读取，它可以由两个I2S接收器和/或通过PDM接口进行填充。每个从节点12-2-12-N可以包括相应的状态机以管理A2B协议，类似于主节点12_2上的状态机。每个从节点12-2-12-N的I2C接口可用来作为主节点以控制附连的节点。命令可以经过双绞线总线514从主控制器18发送，并通过I2C接口传递到从节点。该A2B协议可以包括单主机、多从机系统，其中主节点512-1由主控制器18进行控制。主控制器18可以所有A2B节点12-1-12-N可同步的固定频率(例如48千赫)在I2S TDM接口上产生周期性同步信号。
[0027]在操作期间，当系统10在各个节点12-2-12-N之间通信数据时，每个节点可被配置成处理双绞线总线14上的数据。沿着A2B双绞线总线14的通信发生在周期性的超帧。每个超帧被分成下行传输(也称为下游部分)、上行传输(也称为上游部分)以及没有传输(其中总线没有被驱动)的周期。例如，主节点12-1可与一些下游部分编程以发送到从节点12-2-12-N，以及与一些上游部分编程以从所述从节点12-2-12-N接收。从节点12-2-12-N可与一些下游部分编程以沿着A2B双绞线总线14重发、一些下游部分编程以消耗，一些上游部分编程以沿着A2B双绞线总线14向上重发，和一些上游部分编程以发送从相应的外部设备16接收的数据。
[0028]应当指出的是，虽然为简单起见仅四个节点12-1-12-N在本文中示出，任何数目的节点可以在系统10的实施例的广泛范围内以类似的方式相互连接。而且，每个从节点12-2-12-N可以与实施例的广泛范围内的任何数量的外围设备进行通信。
[0029]转到图2，图2是示出根据系统10的实施例的示例节点12的简化框图。节点12可以包括两个低电压差分信号(LVDS)收发器(XCVRs)，S卩，LVDS XCVR26和LVDS XCVR28，每个LVDS收发器26和28具有正垫(P)和负垫(N)。一个节点上的一个收发器的正垫(例如，AP)连接到在另一个节点上的另一个收发器的另一个正垫(例如，BP)。同样，一个节点上一个收发器的负垫(例如，AN)连接到另一个节点上另一个收发器的另一个负垫(例如，BN)。A2B数字逻辑模块30可与锁相回路(PLL) 32、低压差稳压器(LDO) 34和主电源开关36 (以及其他组件)进行通信(例如，通过电子信号)。各种数字垫(例如，标签)38可携带信号进出节点512。
[0030]转到图3，图3是示出根据系统10的一个实施例的示例A2B数字逻辑模块30的简化框图。A2B数字逻辑模块30可以包括A2B协议引擎40、A2B帧缓冲器42和A2B数据编码和恢复模块44(以及自其它组件)。数码垫38可提供引脚以获得各种输入/输出功能。例如，当MSTR引脚46为高时，节点12可以作为A2B主节点，以及当MSTR引脚46为低时，作为A2B从节点。当节点12被引脚编程为主节点时，则它可是其I2S和I2C端口的从节点。如果节点12被引脚编程为A2B从节点，则它可作为其I2S和I2C端口的主节点。
[0031]D0UT/DIN引脚48可允许节点12对主控制器18创建事件驱动的中断请求。DOUT/DIN引脚48可作为在从节点模式中的通用输入/输出(1)引脚(例如，当MSTR引脚设置为低时)，具有中断请求输入能力。DIN/D0UT50引脚可作为在主模式中的服务器(例如，当MSTR引脚46设置为高时)，以及作为从节点中的数字输入(例如，当MSTR引脚46设置为低时)。
[0032]转到图4，图4是示出根据系统10的一个实施例的A2B协议引擎40的示例细节的简化框图。A2B协议引擎40可以包括在主节点上提供I2C从的I2C接口 52，以使得编程访问主控制器18。I2C接口 52也可以提供从节点上的I2C主以允许距离主控制器18编程。A2B协议引擎40可以包括控制模块54，该控制模块54可控制A2B协议、生成同步传输(TX)帧、产生上游TX的中断请求(IRQ)帧、接收同步帧用于接收(RX)。控制模块54可以包括可编程寄存器。
[0033]前导码逻辑模块56可以为TX的同步帧产生前导码，并从RX接收同步帧的前导码。在具体实施例中，下行控制帧前导码是每1024位由主节点12(1)发送。从节点12 (2)-12 (N)可以同步到下行控制前导码并从前导码产生它们的局部、相位对准主时钟。CRC插入模块58可以为TX的同步帧生成CRC。帧/压缩模块60可以从A2B帧缓冲器42取数据、可选地压缩数据，并且可选地产生数据的奇偶校验。复用器(MUX)62可以复用来自前导码逻辑56的前导码、同步帧、IRQ帧和数据为TX流。该TX流可以由加扰模块64进行加扰。
[0034]输入节点12的RX流可以由解扰模块66解扰。多路分解器(DEMUX) 68可以从RX流分解前导码、同步帧、IRQ帧和数据。RX端上的另一 CRC校验模块58可以检查接收到的同步帧用于校正CRC。解帧/解压缩模块70接受RX数据、可选地检查校验、可选地解压缩数据、并写入RX数据到A2B帧缓冲器42。LFSR模块72可以生成系统评价中使用的伪随机比特流。
[0035]转向图5，图5是展示了根据系统10的一个实施例的示例同步模式80的简化框图。由于绞合线总线14提供在两个方向上的传输，本A2B协议被分成下游部分，其中控制帧和下行数据从主节点(例如，12(1))发送；和上游部分，其中响应帧和上行数据从每个从节点(例如，12 (2)-12 (N))被发送到每个主节点(例如，12(1))。每个从节点(例如，12 (2)-12 (N))可以使用接收到的控制帧的开始部分作为供给PLL的时基。因此，控制帧可以开始于不是由数据模式复制的同步模式。
[0036]根据各种实施例，零差分曼彻斯特编码上的第一时钟转变可以在A2B协议中使用。根据编码方案，每个位时间开始于时钟过渡。如果数据值为零，该编码信号在该位时间的中间再次转换。如果数据值是1，该编码信号不再次转换。同步模式80包括前导码模式82和数据模式84。
[0037]前导码模式82可违反编码协议(例如，时钟跳变不发生在位时间5、7和8的开始)，表示前导码模式82并不匹配任何合法(适当、正确的编码)的数据模式84。另外，前导码模式82可以不通过采取合法的数据模式84，并迫使双绞线14在单个位时间或者多个位时间周期为高或低而进行复制。在各种实施例中，违反用于数据模式84的编码的不同前导码模式可在同步模式80来实现。本文中示出的示例前导码具有不超过一个位时钟的脉冲宽度，并且仅仅是作为示例提供的，并不用于限制系统10的实施例。
[0038]该A2B数字逻辑模块可以包含差分曼彻斯特解码器块，该块在从双绞线总线14恢复的时钟上运行并检测同步模式80，以发送帧同步脉冲到PLL。因此，同步模式80可以在不使用系统时钟或更高速度的过采样时钟的情况下进行检测。因此，从节点(例如，12 (2)-12 (N))可以从双绞线总线14接收PLL同步信号，而不需要在从节点(例如，12 (2)-12 (N))的晶体时钟源。
[0039]转到图6，图6是根据系统10的一个实施例，用于A2B协议的超帧90的简化图。沿A2B双绞线总线14的通信可在周期性的超帧中发生。超帧频率可以与同步信号频率相同。数据可以在1024次较快的比特率(例如，49.152兆赫)传输。每个超帧90可以被分为周期:下游传输92，上流传输94，以及没有传输96 (例如，其中没有驱动A2B双扭线总线14)。
[0040]示例超帧90如所示具有下游传输的初期92和上行传输94的后期。实质上A2B绞线总线14上的所有信号可被线路编码并以同步前导码模式82的形式从主节点(例如，12(1))到最后从节点(例如，12 (N))同步信号下游提交。前导码模式82随后是控制数据模式84，以建立同步控制帧。下游、TDM同步数据可在控制帧后直接加入。
[0041]每个从节点(例如，12 (2)-12 (N))可消耗下游数据的一部分。在响应帧的响应时间之后，最后的从节点(例如，12(N))可响应。上行同步数据可以由每个从节点在响应帧后直接加入。实质上所有的同步数据可以分组成等宽的数据槽。数据时隙是指单个外围设备14(例如，麦克风或扬声器)当映射到双绞线总线14时的同步数据信号。如果寄存器的读取在控制帧中请求或如果远程I2C读取在控制帧中请求，其它从节点(例如，12 (2)-12 (3))，其不是最后的从节点(例如，12(N))可取代响应帧。嵌入式控制帧和响应帧可以允许主控制器18单独寻址每个从节点(例如，12 (2)-12 (N))。
[0042]转到图7，图7是示出根据系统10的一个实施例在主节点12⑴的示例状态机100的简化图。每个节点12(1)-12(N)可以同时接受更改其配置(例如，超帧的许多下游和上游部分以传输、接收和消耗)。因为系统10是分布式，控制和响应帧可由噪音损坏。A2B协议引擎可包括状态机，例如，以同步接受更改配置的时间。
[0043]根据本A2B协议的状态机100的示例版本开始于STATEO的初始状态102。当主节点12(1)是在初始状态102STATE0时，它可以接收NEW STRUCTURE命令(例如，包括一个或多个从节点12 (2)-12 (N))的配置更改)。主节点12(1)可以播放NEW STRUCTURE WRITE到实质上所有从节点12 (I)-12 (N)，并转换到第一状态104STATE1。当主节点12(1)转换到第一状态104STATE1时，计数器寄存器可装载预定的非零值(例如，3)。虽然在第一状态104STATE1，一旦接收来自最后从节点12(N)的广播确认(ACK)消息以及发送到控制帧的数据，目前计数可被递减。如果控制帧没有传递最后从节点12(N)的CRC校验，广播确认不由主节点12(1)接收。如果响应帧不传递在主节点12(1)的CRC校验，广播确认可不被主节点12(1)接收。当当前计数为O时，主节点12(1)可以转换到第二状态106STATE2。NEffSTRUCTURE可以应用在上游传输的结束，并处于第二状态106STATE2。
[0044]在状态机100的从节点版本，一旦接收广播NEW STRUCTURE WRITE，每个从节点12 (2)-12 (η)可以从初始状态102STATE0过渡到第一状态104STATE1，预定的非零值(例如，3)可装入计数器寄存器。没有CRC错误的广播NEW STRUCTURE WRITE可覆盖处于第一状态104STATE1的当前计数。在不存在有效的广播NEW STRUCTURE WRITE时，当前计数可以在第一状态104STATE1递减。当当前计数达到零时，从节点12 (2)-12 (N)可以转换到第二状态106STATE2。该NEW STRUCTURE可在上游传输的末端应用，并处于第二状态106STATE2。在各种实施例中，在不同的节点12(1)-12(N)超出相互同步之前，控制帧和/或响应帧可在超过预定的非零数字个连续总线帧(3例如)上被破坏。
[0045]转到图8，图8是示出根据系统10的一个实施例的中断系统110的示例细节的简化逻辑图。每个节点12 (I)-12 (N)可报告各种错误(例如CRC错误、数据奇偶校验错误、数据解码错误等)作为到主机控制器18的中断。从节点12 (2)-12 (N)可以发送中断请求到主节点12(1)，其可通过专用中断引脚通知主控制器18。在各种实施例中，A2B协议可包括分布式中断状态机，例如，以减少主控制器18上的中断开销。当来自一个从节点12(2)-12(N)的中断由主节点12(1)接收时，主节点12(1)可向主控制器尽快发出中断。
[0046]当新的从节点中断被接收时，主节点12(1)可以执行相关从节点12 (2)-12 (N)的阅读，以获取有关中断的详细信息，并可以存储主节点12(1)上的局部细节。主节点12(1)可以自动清除相关从节点12(2)-12(N)中的中断(例如，没有用户或主控制器的干预)。因为中断状态机，主机控制器18可以从主节点12(1)读取两个寄存器，以获得实质上所有的细节来处理该中断。读取之一也可以自动清除主节点12(1)的中断，使得不需要写入以清除任何中断。
[0047]A2B协议引擎40可以包括一组寄存器，该组寄存器提供到主机控制器18中断的支持。示例寄存器包括 INTSRC、INTTYPE, INTPNDO、INTPND1、INTPDN2、INTMSKO、INTMSK1 和INTMSK2。主节点12(1)上的IRQ引脚可用于向主机控制器18发送信号中断，在示例实施例中，IRQ引脚可以通过写入I被清除，以及也可以在主节点12⑴中主机读取INTTYPE而清除。因此，写入可不是必要的以清除中断。
[0048]在一个示例实施例中，INTSRC和INTTYPE寄存器包含主控制器18可用于确定中断的原因的细节。该INTSRC寄存器可以指示积极中断是否由主节点12(1)或从节点12 (2)-12 (N)之一产生，包括从节点12 (2)-12 (N)的标识符(ID)，如果有的话。当IRQ引脚为低或挂起中断刚刚被清除以及中断正在等待时，优先级逻辑可用来确定将要写入到INTSRC寄存器的值。该INTTYPE寄存器可包括对中断的原因的更多细节。当通过从节点12 (2)-12 (N)之一产生的中断变得活跃时，主节点12(1)可从从节点12 (2)-12 (N)的相关一个读取INTTYPE的值和将INTTYPE的值写入主节点12(1)的INT类型寄存器。随后，主节点12(1)可清除从节点12 (2)-12 (N)中的中断源。
[0049]转到图9，图9是根据系统10的指示具有或不具有加扰的电磁(EM)排放的比较的简化曲线图120。EM排放标绘在Y轴，频率在X轴上。行122表明具有加扰的EM排放，线124表示不具有加扰的EM排放。为了减少EM排放，A2B协议引擎40可以使用扰频器64，其可应用到由节点12⑴-12 (N)发送的数据的一部分。在示例实施例中，除了前导码和跟随前导码的2位帧计数，实质传送的所有数据可以加扰。在一个具体实施例中，总线帧中的1024位可以被划分成下行数据前的64位控制帧和上行数据前的64位应答帧。控制帧和响应帧的前16位(例如，包括前导码和帧计数)不可以被加扰。控制帧和响应帧的其余48位以及传送的任何数据可以被加扰。
[0050]在一个实施例中，扰频器64可以使用16位LFSR以产生伪随机位流。该LFSR可基于多项式G(X) = X16+X14+X13+Xn+1 (其中，X16表示第16位，X14表示第14位，x13表示第13位以及X11表示第11位)。该LFSR也使用基于2位帧计数的不同的起始种子，以便静态数据集可不引起具有音频速率频率的重复模式。对于给定的数据编码方法，使用扰频器64可尽可能扩散EM在频域的排放。
[0051]转到图10，图10是示出根据系统10的实施例的16位数据132到12位数据134的压缩130的简化图。A2B协议引擎40可以提供可选的数据压缩/解压缩，以便较少的带宽可在给定的数据大小用于A2B双绞线总线14，比下一个较低的数据大小具有更好地质量。在一个实施例中，表示符号位跟着的符号中重复符号位的数量的3位和N-4位数据可以压缩格式发送，其中，N为A2B数据大小。
[0052]在一个示例性实施例中，A2B协议引擎40中的可选浮点数据压缩可以用于16位、20位或24位的音频数据中。压缩机构可以减少数据大小4个比特，用于通过双绞线总线14传输，并且在从节点(例如，通过串行端口)发送该数据之前，该数据被转换回来。压缩通过如下实现:将多个前导符号位编码为压缩后的数据字段的前3位，放置符号位在接下来的位置，并使用该压缩后的数据字段的其余部分保存尽可能多的剩余数据位。根据压缩的数量尺寸，可丢弃输入数据的达6个最低有效位(LSB)。
[0053]转到图11，图11是示出从12位压缩数据142到16位解压数据144的解压缩140的简化图。对于解压缩，相应数量的符号位放在一位之前的最高有效位(MSB)中，该位是符号位的反转。其余数据被放置在反转的符号位之后，以及任何非接收的位使用压缩数据的LSB的反转填充。因此，解压缩的数据可以被均匀地分布，以及与输入相比没有DC偏移。
[0054]转到图12，图12是示出与系统10的实施例相关联的示例操作150的简化流程图。在152，主节点12(1)可产生在双线通信协议(A2B协议)中的时钟、同步和帧信号。在154，A2B协议引擎40可使用双绞线总线14便于数据的双向传输以将每个节点连接到下一个节点。在156，A2B协议引擎40可以使用状态机100同步更新配置数据。在158，主节点12(1)可通过双绞线总线14供电从节点12(2)-12(N)。在160，主节点12(1)可以在双线通信协议的下游部分中发送来自主节点12(1)的控制帧和下行数据。在162，主节点12(1)可在双线通信协议的上游部分中从从节点12(2)-12(N)接收响应帧和上行数据。
[0055]转到图13，图13是示出与系统10的实施例相关联的示例操作170的简化流程图。在172，一旦主节点12(1)向多个从节点12 (2)-12 (N)广播新结构写命令，状态机100转换到第一状态104。在174，计数器可以被设置到预定的非零值(例如，3)。在176，一旦从最后的从节点12 (N)接收确认，该计数器可以递减。在178，当计数器达到零时，状态机100可以转换到第二状态104。在180，新的结构可以应用，而状态机100处于第二状态104中。
[0056]转到图14，图14是示出与系统10的实施例相关联的示例操作190的简化流程图。在192，主节点12(1)从从节点12 (I)-12 (N)之一接收中断。在194，主节点12(1)可发送信号中断到主机控制器18，在196，主节点12(1)可以读取从节点以获取有关中断的细节。在198，主节点12⑴在主节点12⑴本地存储中断的细节。在200，主节点12⑴可自动清除从节点中的中断。返回194，在210，主机控制器18可读取主节点12(1)上的两个寄存器以获取中断的细节。在220，读取操作可以自动清除主节点12(1)中的中断。
[0057]注意，在本说明书中，在“ 一个实施例”、“示例实施例”、“实施例”、“另一实施例”、“某些实施例”、“各种实施例”、“另一实施例、“替代实施例”中包括的各种特征(例如，元素、结构、模块、组件、步骤、操作、特性等)的引用意为表示任何这些特征都包含在本公开的一个或多个实施中，但可以或可以不必组合在相同实施例中。
[0058]在上述各实施例的讨论中，电容器、时钟、DFF、分频器、电感器、电阻器、放大器、开关、数字核心、晶体管和/或其它组件可以很容易地被替换、取代或以其他方式修改以适应特定的电路需求。此外，应当指出的是，使用配套的电子设备，硬件，软件等提供了用于实现本公开的教义的同样可行的办法。
[0059]在一个示例实施例中，附图的任何数量的电路的可以在相关联的电子设备的电路板上实现。该板可以是一般的电路板，可容纳电子设备的内部电子系统的各种组件，并进一步提供其它外围设备的连接器。更具体地，该板可以提供电气连接，系统的其他部件可通过该电气连接进行电通信。任何合适的处理器(包括数字信号处理器、微处理器、芯片组支持等)、存储器元件等可以适当地根据具体配置需求、处理需求、电脑设计等耦合到该板。其它组件(诸如外部存储器、额外的传感器、用于音频/视频显示的控制器，和外围设备)可以通过电缆连接到电路板作为插卡，或集成在主板本身。
[0060]在另一示例实施例中，图中的电路可以实现为单独的模块(例如，具有相关组件的设备和配置以执行特定应用或功能的电路)或实现为插件模块到电子设备的应用特定硬件中。注意的是，特定的是，本公开的特定实施例可以容易地部分或全部地包括在芯片上系统(SOC)的封装中。SOC表示集成计算机或其它电子系统的元件到单个芯片中的1C。它可以包含数字、模拟、混合信号以及经常的射频功能:所有这些都可以设置在单个芯片衬底上。其他实施例可以包括多芯片模块(MCM)，具有位于单独的电子封装中并经配置以通过电子封装互相密切交互的多个单个1C。在各种其它实施例中，本文所述的功能可以实施为专用集成电路(ASIC)、现场可编程门阵列(FPGA)以及其他半导体芯片中的一个或多个硅芯。
[0061]也必须要注意，本文列出的所有规格、尺寸，以及关系(例如，多个组件、逻辑运算等)只被提供用于示例和教导的目的。在不偏离本公开的精神或所附权利要求的范围的情况下，这些信息可以被显着地改变。规范仅适用于非限制性的例子，因此，它们应被如此理解。在前面的描述中，示例性实施例已参照特定组件的配置进行描述。在不偏离所附权利要求的范围的情况下，可以对实施例进行各种修改和变化。因此，说明书和附图被视为说明性的而不是限制性的。
[0062]需要注意的是，上面参照附图所讨论的业务适用于涉及信号处理的任何集成电路，特别是那些依赖同步信号以执行专门的软件程序或算法，其中一些可关联于处理数字化实时数据。某些实施例中可以涉及多DSP信号处理、浮点处理、信号/控制处理、固定功能处理、微控制器应用等。在某些情况下，本文所讨论的这些特征可以适用于医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流传感、仪器(可以是高度精确的)以及其他数字处理系统。
[0063]此外，以上所讨论的某些实施例可以提供在数字置备信号处理技术中，用于医疗成像、病人监护、医疗仪器仪表和家庭医疗保健。这可能包括肺显示器、加速度计、心脏速率监视器、心脏起搏器等。其他应用可以涉及汽车技术安全系统(例如，稳定控制系统、驾驶辅助系统、制动系统、信息娱乐系统和任何形式的内部应用)。此外，动力系统(例如，在混合动力汽车和电动汽车中)可以应用本文所述的功能在高精度数据转换产品中，用于电池监控、控制系统、报告控制、维护活动等。
[0064]在另外的示例方案中，本公开的教导可以适用于工业市场，包括帮助驱动生产力、能源效率和可靠性的过程控制系统。在消费应用中，上面所讨论的电路的教导可用于图像处理、自动聚焦、以及图像稳定(例如，数码相机、便携式摄像机等)。其他消费应用可以包括音频和视频处理器，用于家庭影院系统、DVD刻录机以及高清电视。然而，其他消费应用可以涉及到先进的触摸屏制器(例如，对于任何类型的便携式媒体设备)。因此，这种技术可以容易地成为智能手机、平板、安全系统、个人电脑、游戏技术、虚拟现实、模拟训练等的一部分。
[0065]注意，对于本文中提供许多实施例，交互可以通过两个、三个、四个或更多个电子部件来描述。然而，这样为了清楚起见，并仅作为示例进行。应当理解，该系统可以以任何合适的方式进行合并。沿着类似的设计方案，附图的任何图示组件、模块和元件可以以各种可能的组合配置，所有这些都清楚在本说明书的范围之内。在某些情况下，通过仅参考有限数量的电子元件描述给定流程集合的一个或多个功能更加容易。应当理解，附图的电路及其教义都是现成可扩展的并可容纳大量的部件，以及更复杂/精密的安排和配置。因此，提供的实施例不应该限制范围或抑制电气电路的广泛教导为潜在应用到其他无数的架构。
[0066]许多其它的改变、替换、变化、更改和修改对于本领域技术人员是可确定的，以及当落入所附权利要求的范围之内时，本发明包括所有这样的改变、替换、变化、更改和修改。为了协助美国专利和商标局(USPTO)以及此外在本申请上提出的任何专利的任何读者解释所附权利要求， 申请人:谨指出: 申请人:(a)不打算任何所附的权利要求援引美国法典第35(6)第6段第112条，因为它存在于申请日，除非单词“用于…的装置”或“用于…的步骤”在特定权利要求中专门使用；以及(b)不打算通过本说明书的任何陈述以没有体现所附权利要求的任何方式而限制本公开。
[0067]其他注意、示例和实施方式
[0068]需要注意，上面描述的装置的所有可选特征也可相对于本文所述的方法或处理进行实施，以及示例中的细节可在一个或多个实施例的任何地方使用。在第一示例中，提供了一种系统(其可包括任何适当的电路、分频器、电容器、电阻器、电感器、模数转换器、DFF、逻辑门电路、软件、硬件、链接等)，可以是任何类型的计算机的一部分，它可以进一步包括耦合到多个电子部件的电路板。该系统可包括:用于在双线通信协议中为多个从节点产生时钟、同步和帧信号的装置；用于使用双绞线总线促进数据的双向传输以连接每个节点到下一个节点的装置；用于使用状态机同步更新配置数据的装置；用于经过双绞线总线供电从节点的装置；用于在双线通信协议的下游部分中从主节点传送控制帧和下行数据的装置，其中在控制帧的开始的同步模式用作每个从节点的时间基准；以及在双线通信协议的上游部分中从所述从节点接收响应帧和上行数据的装置。
[0069]该系统还可以包括:一旦广播新结构写入到所述多个从节点，则转换到第一状态的装置；用于设置计数器为预定的非零值的装置；对于从多个从节点接收的确认，递减计数器的装置；当该计数器达到零时用于转换到第二状态的装置；以及用于应用新的结构的装置，并处于第二状态中。该系统可以进一步包括:用于从从节点接收中断的装置；用于信令中断到主控制器的装置；用于读取从节点以获取有关中断的细节的装置；用于本地存储所述信息在主节点的装置；以及用于在从节点中自动清除中断的装置。
[0070]在这些情况下(上文)的“用于…的装置”可包括(但不限于)使用本文所讨论的任何合适的组件，以及任何合适的软件、电路、集线器、计算机代码、逻辑、算法、硬件、控制器、接口、链路总线、通信途径等。在第二示例中，该系统包括存储器还包括进一步包括机器可读指令的存储器，当执行时使得系统执行上面讨论的任何操作。
【权利要求】
1.一种集成电路，包括: 双线通信协议引擎，被配置为在双向多节点总线系统中根据双线通信协议管理控制和数据传输，其中，所述双线通信协议引擎包括允许在总线系统中同步更新配置数据的状态机，其中，所述所述多节点总线系统包括在总线系统上使用双绞线总线互连的至少一个主节点和多个从节点，以连接每个节点到下一节点，其中，每个从节点可以写入总线、从总线读出，并执行总线上的读取和写入操作。
2.根据权利要求1所述的集成电路，其中从节点可以在所述双绞线总线上供电。
3.根据权利要求1所述的集成电路，其中所述双线通信协议包括下游部分和上游部分，其中在所述下游部分中，控制帧和下行数据从主节点发送，以及其中在所述上游部分中，响应帧和上行数据发送给主节点，其中在所述控制帧的开始的同步模式被每个从节点用作时间基准。
4.根据权利要求3所述的集成电路，其中所述双线通信协议采用在零差分曼彻斯特编码上的第一时钟转换，其中，使用曼彻斯特编码的变形编码所述同步模式。
5.根据权利要求4所述的集成电路，其中所述双线通信协议引擎包括解码器模块，其中，所述解码器块使用从所述双绞线总线恢复的时钟检测同步模式。
6.根据权利要求3所述的集成电路，其中，所述下游部分和上游部分每个包括1024位，其中该控制帧和响应帧的每个包括64位，其中每个控制帧和响应帧的前16位包括同步模式。
7.根据权利要求3所述的集成电路，其中所述双线通信协议引擎包括加扰器，所述加扰器加扰在双绞线上传输的数据的一部分，其中，控制帧和应答帧中的同步模式和帧计数不被加扰。
8.根据权利要求7所述的集成电路，其中，所述加扰器采用线性反馈移位寄存器(LSFR)来产生伪随机位流以加扰部分数据。
9.根据权利要求1所述的集成电路，其中，一旦广播新结构写入到多个从节点，所述状态机转换到第一状态，其中一旦转换到第一站状态，则状态机中的计数器被设置为预定的非零值，其中一旦从最后一个从节点接收确认，计数器递减，其中当计数器达到零时该状态机转换到第二状态，其中新结构被应用，并同时处于第二状态。
10.根据权利要求9所述的集成电路，其中，对于接收新结构写入广播，在对应从节点的状态机转换到第一状态，其中相应的计数器被设置为预定的非零值，其中相应计数器在第一状态中递减，其中当计数器达到零时，对应从节点的状态机转换到第二状态，其中新结构被应用，并同时处于第二状态。
11.根据权利要求1所述的集成电路，其中，所述主节点被配置有第一数量的下游部分以发送到从节点和第一数量的从节点以从上游部分接收，其中，所述从节点被配置有第二数量的下游部分以沿着双绞线向下再次发送，第三数量的下游部分以消耗第二数量的上游部分以沿着双绞线对向上再次发送，以及第三数量的上游部分以发送数据，其中每个从节点实质上同时接收配置的改变。
12.根据权利要求1所述的集成电路，其中所述双线通信协议引擎包括中断状态机，该中断状态机构成横跨主节点和多个从节点的分布式中断系统的一部分，其中在从所述从节点接收中断之后，主节点信令中断到主控制器。
13.根据权利要求12所述的集成电路，其中主节点执行从节点之一的读取，以获得关于中断的细节，其中，所述细节本地存储在主节点上，以及其中主节点自动清除从节点中的中断。
14.根据权利要求13所述的集成电路，其中，所述主控制器读取主节点上的两个寄存器以获得所述细节，其中读取之一自动清除主节点中的中断。
15.一种用于促进主节点和多个从节点之间通信的方法，包括: 在双线通信协议中对于多个从节点产生时钟、同步和帧信号； 使用双绞线总线促进数据的双向传输，以连接每个节点到下个节点； 使用状态机同步更新配置数据；和 通过所述双绞线总线供电从节点。
16.根据权利要求15所述的方法，进一步包括: 在所述双线通信协议的下游部分中，从主节点发送控制帧和下行数据，其中在控制帧的开始的同步模式由每个从节点用作时基；以及 在所述双线通信协议的上游部分中，从所述从节点接收响应帧和上行数据。
17.根据权利要求15所述的方法，进一步包括: 一旦广播新结构写入到多个从节点，则转换到第一状态； 设置计数器为预定的非零值； 对于从多个从节点接收的每个确认，递减计数器； 当计数器达到零时，转换到第二状态；以及 应用新的结构，并同时处于第二状态。
18.根据权利要求15所述的方法，进一步包括: 从从节点接收中断； 信令中断至主控制器； 读取从节点，以获取有关中断的细节； 将细节本地存储在主节点上；以及 自动清除从节点中的中断。
19.根据权利要求18所述的方法，其中，所述主控制器上读取主节点上的两个寄存器来获取所述细节，其中读取之一自动清除在主节点中的中断。
20.根据权利要求15所述的方法，进一步包括:加扰通过双绞线传输的数据的一部分。
【文档编号】H04L27/26GK104283627SQ201410322785
【公开日】2015年1月14日 申请日期:2014年7月8日 优先权日:2013年7月8日
【发明者】W·胡珀, M·凯斯勒, L·F·拉尔, 斯图尔特·帕特尔森, W·J·托马斯 申请人:美国亚德诺半导体公司