多系统合路平台的制作方法
【专利摘要】本实用新型涉及一种多系统合路平台，其包括无源POI、与所述无源POI连接的检测模块，所述检测模块包括中央控制单元，分别与所述中央控制单元连接的信号发生器、时钟控制器及检波器。通过所述中央控制单元发送一个发射测试信号的指令，驱使信号发生器发射测试信号至所需检测的漏缆，并根据时钟控制器监控的时间数据、检波器转换的电压数据计算并判断漏缆是否存在故障点及故障点所在位置。本实用新型的多系统合路平台检测漏缆故障点准确性较高，实用性好。
【专利说明】多系统合路平台
【【技术领域】】
[0001]本实用新型涉及一种通信设备，特别涉及一种多系统合路平台。
【【背景技术】】
[0002]随着高铁、地铁、隧道及超长大桥等狭长型移动通信覆盖的发展，漏缆的应用越来越普遍。由于漏缆的好坏直接影响通信信号覆盖的质量，为保证通信覆盖的质量，需要对漏缆进行定时和/或不定时的维护，并在漏缆出现故障时及时进行维修。以隧道为例，由于施工场所的特点，进出隧道很不方便，一旦漏缆发生故障，很难判断故障点位置，进而影响维修漏缆的效率。
[0003]多系统接入平台(p0int Of Interface, POI)作为覆盖设备，其直接与漏缆连接。但POI属于无源设备，不具备对漏缆的检测功能。
[0004]如图1所示，常规POI是纯无源设备，不具备检测能力，不能检测漏缆的故障点位置。如图2所示，有部 分监控功能的POI只是在常规POI的基础上增加了频域分析功能，并且现有具有部分监控功能的POI自身不发生信号，只是利用通过其源信号进行处理，进而判断故障点位置。
[0005]源信号(该源信号可以是运营商的任一系统信号，如GSM、CDMA等)通过POI的BTS(基站)端口进入常规Ρ0Ι。由于常规POI作为无源设备，并不会对该信号进行处理，该源信号可以直接通过该POI的ANT端口输出至漏缆中。
[0006]一般地，漏缆正常的情况下，其阻抗是匹配的，即阻抗为Z0。当信号经过LI长度时，出现故障点，阻抗变成了 Z1，此时发生了反射，POI的监控单元检测到反射信号，并可以根据反射信号的强度计算出与入射信号的关系，从而计算出回波损耗，比如入射信号为XdBm,反射信号为YdBm，则回波损耗为RL=X-Y(dB)。由于通信供应商提供或采用的漏缆的回波损耗是已知的，带监控功能的POI可以根据阻抗变换处的回波损耗判断出该阻抗变换处是否属于故障点。
[0007]然而，从以上描述可以看出，传统带监控功能的POI所检测到的反射信号，其反馈的位置为图2所示的连接器位置处，因此，无论是Zl的反射信号还是Z2的反射，最终均反馈在该连接器上。由于该POI不具备时域分析功能，无法分辨出各个反射信号是从哪个阻抗变换点位置反馈回来的反射信号，只能将整个天馈作为一个整体考虑，从而降低了检测的准确性，进而影响了检修的效率。
[0008]此外，由于信号传输过程中有损耗，漏缆的损耗为ZdB/100m，所以反射信号会有衰减，加上入射的衰减，长度为L的电缆总衰减为LXZ/100 (单位:dB)，所以当图2中L2的位置产生反射时，返回在POI的监控时信号已经足够的小，即使出现很大的故障，监控也会认为是正常的，因为回波损耗RL=X-Y,测试Y由于衰减，比X小很多，所以认为RL大于门限(通常是-14dB)是正常的，而这显然和实际不符。
[0009]综上所述，普通型POI或仅带频域监控的POI在检测漏缆故障点位置中存在着如下局限:[0010]1、普通型POI不能判断漏缆故障位置；
[0011]2、仅带频域监控功能的POI的监控误差较大，其所检测的故障点位置为故障点距离漏缆的ANT端的长度的2倍，并且当故障点距离ANT端口较远时，基本无法检测故障点的位置。
【
【发明内容】
】
[0012]本实用新型的目的在于提供一种可以精确地检测漏缆故障点位置的多系统合路
T D O
[0013]为实现该目的，本实用新型采用如下技术方案:
[0014]一种多系统合路平台，包括无源组件及与所述无源组件电性连接的合路器，所述多系统合路平台还包括检测模块；所述检测模块包括信号发生器、时钟控制器、检波器及中央控制单元；所述信号发生器与所述合路器连接，用于接收中央控制单元的指令以发送测试信号至被测漏缆；所述检波器与所述合路器连接，用于接收所述漏缆阻抗变换点反射的所述测试信号，并将所述测试信号在所述阻抗变换点的入射功率和反射功率分别转化为入射电压和反射电压；所述时钟控制器与所述合路器连接，用于监测所述测试信号的发射时间和监测所述测试信号在所述漏缆的阻抗变换点发生反射的时间；所述中央控制单元分别与所述信号发生器、时钟控制器和检波器连接，用于向所述信号发生器输出一个发射测试信号的指令、根据所述时钟控制器所检测的时间数据和所述检波器所转化的电压数据计算并判断所述漏缆的故障点位置。
[0015]所述中央控制 单元包括与所述合路器电连接的FPGA电路板及与所述FPGA电路板连接的MCU ;所述MCU包括分别与FPGA连接的参数输入单元、处理单元和界面显示单元,并且所述处理单元分别与所述参数输入单元和界面显示单元连接；所述参数输入单元用于向所述信号发生器输出一个发射测试信号的指令，所述处理单元用于根据所述时钟控制器所检测的时间数据和所述检波器所转化的电压数据计算并判断所述漏缆的故障点位置，所述界面显示单元用于显示出所述计算、判断的结果。
[0016]所述检波器的输入端和输出端分别与所述合路器和所述FPGA连接。
[0017]与现有技术相比，本实用新型的有益效果如下:
[0018]1、本实用新型的多系统合路平台设有包括信号发生器、时钟控制器、检波器及中央控制单元的检测模块，信号发生器可以发送一个中频的、与覆盖系统不相干的测试信号，中央控制单元根据时钟控制器和检波器分别根据该测试信号得到的时间数据和电压数据计算、判断并显示出漏缆的故障点位置。
[0019]2、本实用新型的多系统合路平台具有时域、频域分析功能，不仅可以精确检测漏缆的故障位置，还可以实时监控漏缆具体位置的阻抗、驻波等性能参数，从而判定漏缆具体位置的性能。
[0020]3、本实用新型的多系统合路平台由于MCU中的TDR监控软件能够对测试信号进行衰落补偿，因而保证漏缆故障点位置的检测较为精确。
【【专利附图】
【附图说明】】
[0021]图1为现有技术常规多系统合路平台的工作原理图；[0022]图2为现有技术带频域监测功能的多系统合路平台检测漏缆故障点的工作原理图；
[0023]图3为本实用新型多系统合路平台检测漏缆故障点的工作原理图；
[0024]图4为本实用新型一个实施例的多系统合路平台的结构示意图。
【【具体实施方式】】
[0025]下面结合附图和示例性实施例对本实用新型作进一步地描述，其中附图中相同的标号全部指的是相同的部件。如果已知技术的详细描述对于示出本实用新型的特征是不必要的，则将其省略。此外，应该理解，当我们称元件被“连接”到另一元件时，它可以直接连接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”还可以包括无线连接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组
口 ο
[0026]本领域技术人员可以知晓，信号在漏缆中传输，每遇到阻抗变换的位置(下称“阻抗变换点”)就发生一次反射。本实用新型通过测试信号的反射信号求得阻抗变换点到POI的ANT端的距离L和漏缆在阻抗变换点处的反射系数，从而根据反射系数求出漏缆在阻抗变换点的驻波比或回波损耗，进而判断该阻抗变换点是否故障点，如果是故障点，则结合距离L指示故障点的位置。关于距离L、反射系数的求解过程及漏缆故障点的具体判断步骤，将在下文进行详细说明，此处恕不赘述。
[0027]请参阅3和图4，本实用新型的P0I2，用于将通信供应商的源信号合路在漏缆中传输，并实时监测漏缆的性能状况或者检测漏缆故障点位置。其包括:合路器22、无源组件和检测模块21，所述无源组件连接于所述合路器22的RF端，所述检测模块21与所述合路器22连接。为了更清楚的说明本实用新型的结构及原理，还揭示了与所述P0I2连接的漏缆3。
[0028]本实用新型的无源组件包括无源P0I20，用于将来自通信供应商(例如移动、电信、联通或其他通信供应商)的源信号合路至所述漏缆3。此处所称的无源P0I20，实际上指的是不具有漏缆故障点检测功能的、传统的Ρ0Ι。也就是说，本实用新型的POI是在传统POI的基础上进行的一种改进，使得本实用新型的POI具有实时监测漏缆3的使用状况，能够检测漏缆的阻抗变换点是否故障点，并指示故障点的位置的功能。
[0029]参阅图4，本实用新型的检测模块21用于检测漏缆3的故障点位置，主要包括:中央控制单元214、用于发送测试信号至所述漏缆3的信号发生器211、用于监测测试信号发射时刻及该测试信号的反射信号到达检波器的时刻的时钟控制器213、及用于将测试信号在阻抗变换点的入射功率和反射功率分别转换为入射电压和反射电压的检波器212 ;所述中央控制单元214分别与所述信号发生器211、时钟控制器213和检波器212连接，所述时钟控制器213还与所述信号发生器211和检波器212连接。
[0030]参阅图3，所述中央控制单元214包括FPGA电路板2141和MCU2140，所述FPGA电路板2141与所述合路器22连接，所述MCU2140与所述FPGA电路板2141连接。所述FPGA电路板2141上布设有信号发生单元，并设有时钟控制器213的芯片插口和用于连接所述检波器212的连接口，因而可以在与后述的时钟芯片、AGC检波器2120等连接后，分别组成相应的信号发生器211、时钟控制器213和检波器212。[0031]如图3所示，所述MCU2140包括参数输入单元2140a、处理单元2140b和界面显示单元2140c。所述参数输入单元2140a分别与所述处理单元2140b、界面显示单元2140c连接，还与所述信号发生单元2141a连接，所述参数输入单元2140a用于输入所需公式、参数，预输入漏缆驻波比的门限值，及输入发送测试信号的指令，等等。所述处理单元2140b分别与所述参数输入单元2140a、界面显示单元2140c连接,还分别与所述时钟控制单元2141b、功率计算单元2141c连接，用于控制信号发生器211、时钟控制器213和检波器212的工作状态，计算、判断漏缆3的阻抗变换点是否故障点；所述界面显示单元2140c用于显示输入的参数、计算结果并显示故障点的位置。
[0032]以上所述信号发生器211、时钟控制器213和检波器212均可以由本领域技术人员根据需要灵活选择，只需其在中央控制单元214的控制下，完成其在本实用新型中各自的功能即可。
[0033]如图3所示，本实用新型的所述信号发生器211优选包括设在所述FPGA电路板2141上的信号发生单元2141a，所述信号发生单元2141a用于受MCU2140的指令驱动，发送一个测试信号至所需检测的漏缆3。所述测试信号为一个由信号发生单元产生的射频信号，并且该射频信号经过该信号发生器211变频处理转换而成的中频信号，该中频信号与所述源信号不相干扰。
[0034]本实用新型的所述时钟控制器213优选包括时钟IC芯片(未图示)，所述时钟IC芯片(未图示)插接在FPGA电路板2141的时钟控制器芯片插口(未图示)上，用于监测测试信号的发射时刻及该测试信号在漏缆3中传输并发生反射的各个状态的时刻。所述时钟IC芯片根据MCU2140给出的时钟控制指令进行时间监控，可以提供在MCU2140给出时钟控制指令后，明确所述测试信号各个状态的时间参量。
[0035]本实用新型的所述检波器212优选包括AGC检波器2120，所述AGC检波器2120的一端通过一个ADC216 (Analog Digital Converter,模数转换器)与所述FPGA电路板2141连接，其另一端通过所述选择开关217与所述合路器22连接，用于将所述测试信号在阻抗变换点的入射功率和反射功率分别转换为入射电压和反射电压后输出给所述ADC216，并经所述ADC216处理后输送到所述MCU2140中，以供所述MCU2140处理。
[0036]根据前面的描述可知，本实用新型的P0I2中，其检测模块21还包括一个选择开关217、DAC215 (Digital Analog Converter，数模转换器)及 ADC216。
[0037]所述选择开关217可以根据MCU2140输出的开关控制信号，选择其工作模式，例如其由MCU的第一开关控制信号驱动，工作在发射链路状态，以供所述测试信号从信号发生单元2141a发出后，依次在所述DAC215、合路器22及漏缆3中传输；或者其由MCU2140的第二开关控制信号驱动，切换到接收链路，以供所述测试信号的反射信号经AGC检波器2120、ADC216处理，并最终在MCU2140计算出阻抗变换点的驻波比。
[0038]所述DAC215的输入端与所述FPGA电路板2141连接，其输出端与所述选择开关217连接，所述MCU2140、信号发生单元2141a、DAC215和选择开关217共同组成供所述测试信号传输的发射链路。
[0039]所述ADC216用于将检波器212转化的电压信号转化成数字信号，以供所述MCU2140识别、处理。所述ADC216的输出端与所述FPGA电路板2141连接，其输入端与所述AGC检波器2120连接，所述AGC检波器2120的输入端与所述选择开关217的一个触点连接，所述选择开关217、AGC检波器、ADC216和MCU2140共同组成接收测试信号的反射信号的接收链路。
[0040]本实用新型的POI的工作原理是:
[0041]所述MCU2140根据接收到的外部命令，向所述信号发生单元2141a输出一个发射测试信号的指令、向时钟控制器213发出一个驱动所述时钟控制器213工作的时钟控制指令，驱动所述信号发生单元2141a发射测试信号，并驱动所述时钟控制器213监测上述测试信号。此外，所述MCU2140还输出一个驱动选择开关217由接收链路切换到发射链路的第一开关控制信号，使所述选择开关217切换到发射链路，以供所述测试信号通过发射链路输送至漏缆3。
[0042]所述时钟控制器213检测并记录下该测试信号发射的时刻TC。
[0043]所述测试信号通过所述P0I2的ANT端口进入并在漏缆3中传输，在Tl时刻到达漏缆3的第一阻抗变换点30处，并在该第一阻抗变换点30处发生第一次反射。此时，所述MCU2140输出一个第二开关控制信号，使所述选择开关217切换到接收链路的工作状态。该测试信号发生第一次反射的反射信号经过tl (U=Tl-TO)的时间传输到所述AGC检波器2120 中。
[0044]所述AGC检波器2120根据接收到的反射信号，将所述测试信号在该第一阻抗变换点30处的入射功率和反射功率分别转化成入射电压Vi和反射电压Vr，并由所述ADC216处理后输出给所述MCU2140。
[0045]所述MCU2140根据检波器21所转化的电压数据处理并最终判断所述第一阻抗变换点30是否属于故障点 。如果所述第一阻抗变换点30属于故障点，则在MCU2140的界面显示单元2140c显示该故障点的位置，即该故障点到POI的距离。
[0046]由于测试信号在传输过程中存在衰落，为了不影响对待检漏缆的检测结果，本实用新型的POI还在中央控制单元214内设有TDR监控软件，对在阻抗变换点发生了反射的测试信号进行衰落补偿。
[0047]经过衰落补偿的测试信号继续在漏缆3中传输，其在T2时刻到达第二阻抗变换点31的位置，由于阻抗的变化，测试信号在此发生第二次反射，并其反射信号经t2 (t2=T2-TO)的时间到达检波器212中，同时时钟控制器213记录下此时的时刻。据此，所述MCU2140可以求出该第二阻抗变换点31到P0I2的ANT端的距离、漏缆3在第二阻抗变换点31处的反射系数、驻波比等数值，从而判断该第二阻抗变换点31是否故障点。
[0048]同理，该测试信号在漏缆3中传输，每遇到阻抗变换的位置就发生一次反射。所述MCU2140可以根据测试信号在各个阻抗变换点反射的发射信号，求得漏缆3在每个阻抗变换点处的驻波比，从而判断所述阻抗变换点是否故障点，并显示故障点所在的位置。
[0049]本实用新型的Ρ0Ι，通过MCU和FPGA电路板来实现脉冲(即测试信号)发射、开关切换和数据采集功能。本实用新型的POI中，FPGA电路板2141的工作频率为125MHz，所以其时钟的周期为l/125=8ns，即最小分辨时间为T=8ns。假设测试信号在漏缆中的速度为V，则
[0050]F = CV VT = 3.() * 1 V Τ?65 *1.84*10s m /.s.[0051]由此，本实用新型的POI的最小可分辨漏缆的理论长度(理论误差)SL1 =V*T ^ 1.5m,小于通信系统要求的检测精度(L=10m)，因此，本实用新型的POI能够满足漏缆检测系统的工作精度要求。
[0052]本实用新型还公开了一种使用上述POI检测漏缆故障点位置的方法，其包括以下步骤:
[0053]所述POI根据其检测模块21接收到的检测命令发送测试信号至需检测的漏缆3。
[0054]所述检测模块21中，所述时钟控制器213监测所述测试信号的发射时刻和所述测试信号在所述漏缆3的阻抗变换点发生反射的时刻。所述MCU2140基于上述两个时刻，根据公式I可以求得所述漏缆的阻抗变换点到POI的ANT端的距离L。
【权利要求】
1.一种多系统合路平台，包括无源组件及与所述无源组件电性连接的合路器，其特征在于，所述多系统合路平台还包括检测模块； 所述检测模块包括信号发生器、时钟控制器、检波器及中央控制单元； 所述信号发生器与所述合路器连接，用于接收中央控制单元的指令以发送测试信号至被测漏缆； 所述检波器与所述合路器连接，用于接收所述漏缆阻抗变换点反射的所述测试信号，并将所述测试信号在所述阻抗变换点的入射功率和反射功率分别转化为入射电压和反射电压； 所述时钟控制器与所述合路器连接，用于监测所述测试信号的发射时间和监测所述测试信号在所述漏缆的阻抗变换点发生反射的时间； 所述中央控制单元分别与所述信号发生器、时钟控制器和检波器连接，用于向所述信号发生器输出一个发射测试信号的指令、根据所述时钟控制器所检测的时间数据和所述检波器所转化的电压数据计算并判断所述漏缆的故障点位置。
2.根据权利要求1所述的多系统合路平台，其特征在于，所述中央控制单元包括与所述合路器电连接的FPGA电路板及与所述FPGA电路板连接的MCU ； 所述MCU包括分别与FPGA连接的参数输入单元、处理单元和界面显示单元，并且所述处理单元分别与所述参数输入单元和界面显示单元连接； 所述参数输入单元用于向所述信号发生器输出一个发射测试信号的指令，所述处理单元用于根据所述时钟控制器所检测的时间数据和所述检波器所转化的电压数据计算并判断所述漏缆的故障点位置，所述界面显示单元用于显示出所述计算、判断的结果。
3.根据权利要求2所述的多系统合路平台，其特征在于，所述检波器的输入端和输出端分别与所述合路器和所述FPGA连接。
【文档编号】H04W24/04GK203827518SQ201420145253
【公开日】2014年9月10日 申请日期:2014年3月27日 优先权日:2014年3月27日
【发明者】孙雷, 陶沁, 林显添, 石茂 申请人:京信通信系统（中国）有限公司