具有改进的抗错性的用于发送/接收压缩的显示数据的数据处理装置和相关数据处理方法与流程

本发明要求2014年3月18日申请的的序列号为61/954，667的美国临时专利申请的优先权，上述美国临时专利申请通过参考并入于此。

背景技术：

所公开的本发明的实施例关于通过显示接口发送显示数据，且更特别地，关于具有改进的抗错性的用于发送/接收压缩的显示数据的数据处理装置和相关数据处理方法。

显示接口位于第一芯片和第二芯片之间，以从第一芯片发送显示数据到第二芯片用于进一步处理。例如，第一芯片可以是主应用处理器，以及第二芯片可以是驱动集成电路(Integrated Circuit，简称IC)。显示数据可包含图像数据、视频数据、图形数据和/或屏幕显示(on screen display，OSD)数据。此外，显示数据可以是用于二维(2D)显示的单视图数据或用于三维(3D)显示的多视图数据。当显示面板支持更高显示分辨率时，可以实现具有更高分辨率的2D/3D显示。因此，通过显示接口发送的显示数据会具有更大的数据大小/数据率，这样必然会增加显示接口的功耗。如果主应用处理器和驱动IC均位于由电池装置供电的便携式装置(例如，智能手机)，则由于显示接口的增加的功耗，电池寿命会缩短。因此，需要可有效地降低显示接口的功耗的新颖的设计。

技术实现要素：

根据示范性本发明的实施例，提出一种具有改进的抗错性用于发送/接收压缩的显示数据的数据处理装置和相关数据处理方法。

根据本发明的第一方面，揭示一种示范性数据处理装置。示范性数据处理装置包含压缩器和输出接口。压缩器，用于对输入显示数据执行压缩以生成压缩的显示数据，其中错误恢复编码工具用于压缩。输出接口，用于将从压缩的显示数据派生的输出显示数据打包为输出比特流，并经由显示接口输出输出比特流，其中显示接口是由移动产业处理器接口(MIPI)标准化的显示串行接口(DSI)和由视频电子设备标准协会(VESA)标准化的嵌入式显示端口(eDP)中的一个。

根据本发明的第二方面，揭示一种示范性数据处理装置。示范性数据处理装置包含输入接口和解压缩器。输入接口，用于从显示接口接收输入比特流，并将输入比特流解打包为输入显示数据，其中显示接口是由移动产业处理器接口(MIPI)标准化的显示串行接口(DSI)和由视频电子设备标准协会(VESA)标准化的嵌入式显示端口(eDP)中的一个。解压缩器，用于对从输入显示数据派生的压缩的显示数据执行解压缩以生成解压缩的显示数据，其中错误检测和错误隐藏用于解压缩。

根据本发明的第三方面，揭示一种示范性数据处理方法。示范性数据处理方法包含：利用压缩器以对输入显示数据执行压缩以生成压缩的显示数据，其中错误恢复编码工具用于所述压缩；将从压缩的显示数据派生的输出显示数据打包为输出比特流；以及经由显示接口输出输出比特流，其中显示接口是由移动产业处理器接口(MIPI)标准化的显示串行接口(DSI)和由视频电子设备标准协会(VESA)标准化的嵌入式显示端口(eDP)中的一个。

根据本发明的第四方面，揭示一种示范性数据处理方法。示范性数据处理方法包含：从显示接口接收输入比特流，其中显示接口是由移动产业处理器接口(MIPI)标准化的显示串行接口(DSI)和由视频电子设备标准协会(VESA)标准化的嵌入式显示端口(eDP)中的一个；将输入比特流解打包为输入显示数据；以及利用解压缩器以对从所述输入显示数据派生的压缩的显示数据执行解压缩以生成解压缩的显示数据，其中错误检测和错误隐藏用于解压缩。

在阅读了图示于各种图和附图中的优先实施例的以下详细描述后，本发明的这些和其它目的将对本领域的普通技术人员变得明显。

【附图说明】

图1是图示根据本发明的实施例的数据处理系统的框图。

图2是图示根据本发明的实施例的没有压缩单元交错的显示数据压缩以及具有压缩单元交错的显示数据压缩的示意图。

图3是图示根据本发明的实施例的帧中压缩单元的压缩的数据的数据分区的示意图。

图4是图示根据本发明的实施例的不具有限制的编码参考用于预测的显示数据压缩和具有限制的编码参考用于预测的显示数据压缩的示意图。

图5是图示根据本发明的实施例的不具有限制的编码参考用于率控制的显示数据压缩和具有限制的编码参考用于率控制的显示数据压缩的示意图。

图6是图示根据本发明的实施例的应用于压缩的显示数据的再同步标记插入的示意图。

图7是图示根据本发明的实施例的应用到压缩的显示数据的错误校正码插入示意图。

图8是图示根据本发明的实施例的插入到压缩的显示数据的压缩的数据副本的示意图。

图9是图示根据本发明的实施例的插入到压缩的显示数据的另一压缩的数据副本的示意图。

图10是图示根据本发明的实施例的抗错性的压缩方法的流程图。

图11是图示显示于图1中的处理电路的第一示例的示意图。

图12是图示显示于图1中的处理电路的第二示例的示意图。

图13是图示根据本发明的实施例的应用于压缩单元的空间错误隐藏技术的第一示例的示意图。

图14是图示根据本发明的实施例的应用于压缩单元的空间错误隐藏技术的第二示例的示意图。

图15是图示根据本发明的实施例的应用于压缩单元的时间错误隐藏技术的示例的示意图。

图16是图示根据本发明的实施例的错误检测和隐藏方法的流程图。

【具体实施方式】

遍及整篇描述和权利要求的某些术语用于指代具体部件。如本领域的技术人员意识到的，制造商可用不同的名称指代部件。此文档不打算区别名称不同但功能相同的部件。在权利要求和下文的描述中，术语“包括”和“包含”用于开放方式，且因此应该解释为意思是“包含，但不限于”。而且，术语“耦合”意于表示间接或直接电连接。因此，如果一个装置耦合到另一装置，那个连接可以通过直接电连接，或通过经由其它装置和连接的间接电连接。

本发明的概念是将数据压缩应用于显示数据并然后通过显示接口发送压缩的显示数据。由于压缩后的显示数据的数据大小/数据率小于原始未压缩的显示数据的数据大小/数据率，因此显示接口的功耗相应地降低。然而，位错误可在编码器侧(例如，应用处理器)与解码器侧(例如，驱动器IC)之间的数据传送期间发生。当数据压缩应用到显示数据时，在压缩的数据传送期间引入的位错误所产生的错误像素将被传播并显示于显示装置上，其中错误传播区域的大小关于压缩单元大小。为了改进显示数据压缩的错误稳健性，本发明还提出增加至少一个错误复原编码工具到压缩器和/或配置解压缩器以具有错误检测和错误隐藏能力。进一步细节将描述如下。

图1是图示根据本发明的实施例的数据处理系统的框图。数据处理系统100包含多个数据处理装置，例如，应用处理器102和驱动器集成电路(IC)104。应用处理器102和驱动器IC 104可以实施于不同的芯片，且应用处理器102与驱动器IC 104经由显示接口103通信。在本实施例中，显示接口103可以是由移动产业处理器接口(Mobile Industry处理or Interface，简称MIPI)标准化的显示串行接口(Dispaly Serial Interface，简称DSI)或由视频电子标准协会(Video Electronics Standards Association，简称VESA)标准化的嵌入式显示端口(Embedded Display Port，简称eDP)。

应用处理器102耦合到显示接口103，并支持未压缩的数据传送和压缩的数据传送。当应用处理器102用于发送未压缩的数据到驱动器IC 104时，应用处理器102根据由外部数据来源105提供的来源显示数据D_IN1生成输出显示数据D_OUT1，其中输出显示数据D_OUT1是从未压缩的显示数据D1派生的，且未压缩的显示数据D1是从来源显示数据D_IN1派生的。当应用处理器102用于将压缩的数据发送到驱动器IC 104时，应用处理器102根据由外部数据来源105提供的来源显示数据D_IN1生成输出显示数据D_OUT1，其中输出显示数据D_OUT1从压缩的显示数据D1’派生，压缩的显示数据D1’是从输入显示数据D3派生的，以及输入显示数据D3是从未压缩的显示数据D1或来源显示数据D_IN1派生的。当应用处理器102使能未压缩的数据传送和压缩的数据传送中的一个时，应用处理器102还通过显示接口103发送输出显示数据D_OUT1。以示例的方式，但并非限制，数据来源105可以是照相机传感器、存储器卡或无线接收器，且来源显示数据D_IN1可包含图像数据、视频数据、图形数据和/或OSD数据。另外，来源显示数据D_IN1可以是用于2D显示的单个视图数据或用于3D显示的多个视图数据。

如图1所示，应用处理器102包含显示控制器112、输出接口114以及处理电路116。处理电路116包含电路元件，用于处理来源显示数据D_IN1以生成输出显示数据D_OUT1(其可以是未压缩的数据用于通过显示接口103的未压缩的数据传送，或可以是压缩的数据用于通过显示接口103传送的压缩的数据)。例如，处理电路116可具有压缩器117和其它电路118，其中其它电路118可具有显示处理器、复用器、附加的图像/视频处理元件等。显示处理器可执行图像处理操作，包含缩放、旋转等。例如，显示处理器处理从来源显示数据D_IN1派生的显示数据以生成未压缩的显示数据D1，其中来源显示数据D_IN1可以被旁路或由位于显示处理器之前的附加的图像/视频处理元件处理。

压缩器117用于执行显示数据压缩。因此，压缩器117对输入显示数据D3执行压缩以生成压缩的显示数据D1’。在一个示范性设计中，输入显示数据D3可以是由数据来源105提供的来源显示数据D_IN1。在另一示范性设计中，输入显示数据D3可以是由其它电路118提供的未压缩的显示数据D1。

其它电路118的复用器接收未压缩的显示数据D1和压缩的显示数据D1’，并根据应用处理器102的操作模式选择性地输出未压缩的显示数据D1或压缩的显示数据D1’。例如，显示控制器112控制应用处理器102的操作。因此，当应用处理器102操作于压缩模式下时，复用器由显示控制器112控制以输出压缩的显示数据D1’为输出显示数据D_OUT1；且当应用处理器102操作于非压缩模式下时，复用器由显示控制器112控制以输出未压缩的显示数据D1为输出显示数据D_OUT1。由于本发明关注于抗错性的显示数据压缩，为了简洁，其它电路118的进一步描述在此省略。输出接口114用于根据显示接口103的传输协议打包/分组输出显示数据D_OUT1为输出比特流，并经由显示接口103发送输出比特流到驱动器IC 104。

关于抗错性的显示数据压缩，至少一个错误复原编码工具用于由压缩器117执行的压缩。例如，压缩器117可采用至少一个提出的错误复原编码工具，包含压缩单元交错、数据分区、限制的编码参考和冗余信息插入，以实现抗错性的显示数据压缩。提出的错误复原编码工具的进一步描述描述如下。

图2是图示根据本发明的实施例的没有压缩单元交错的显示数据压缩以及具有压缩单元交错的显示数据压缩的示意图。提供至压缩器117的输入显示数据D3包含帧IMG的显示数据。帧IMG的大小是WxH。即，帧IMG中像素列的数目是W，以及帧IMG中像素行的数目是H。压缩单元是可以独立解码的最小编码片段。例如，每个压缩单元的大小是Wx8。图2的子图表(A)图示没有压缩单元交错的显示数据压缩。帧IMG中区域R分割为两个压缩单元201和202，每个具有8个连续的像素行。考虑在通过显示接口103的压缩的数据传送期间位错误引入到特定压缩单元的压缩的数据的情形。当具有错误位的压缩的数据在驱动器IC 104侧解码时，错误传播可发生于对应于破坏的特定压缩单元的连续的显示区域。

为了缓解由错误传播造成的图像质量降级，压缩器117可以用于执行具有压缩单元交错的显示数据压缩，如图2的子图表(B)所示。压缩器117使用压缩单元交错为一个错误复原编码工具。因此，压缩器117将帧IMG中的区域R分为多个子区域S₀₁-S₀₈和S₁₁-S₁₈。在此示例中，每个子区域的大小是8x8。压缩器117从帧IMG中的区域R的子区域S₀₁-S₀₈和S₁₁-S₁₈中选择交错的子区域以形成一个具有Wx8的大小的压缩单元。因此，一个压缩单元203由子区域S₀₁，S₁₂，S₀₃，S₁₄，S₀₅，S₁₆，S₀₇，and S₁₈组成；以及另一压缩单元204由子区域S₁₁，S₀₂，S₁₃，S₀₄，S₁₅，S₀₆，S₁₇，S₀₈组成。考虑位错误在通过显示接口103发送压缩的数据期间引入的特定压缩单元的压缩的数据的情形。当具有错误位的压缩的数据在驱动器IC 104侧被解码时，错误传播在对应于包含交错的子区域的毁坏的特定压缩单元的不连续的显示区域中是限制的。

图3是图示根据本发明的实施例的帧中压缩单元的压缩的数据的数据分区的示意图。例如，显示于图2的子图表(A)的压缩单元由压缩器117使用数据分区作为一个错误恢复编码工具来压缩。压缩器117用于将压缩单元的压缩的数据分区并组织为多个数据片段。压缩单元的压缩的数据可具有两个部分，包含压缩头部和压缩负载。由数据分区获得的数据片段可包含压缩头部、压缩负载的子流头部、压缩负载的子流负载。例如，压缩单元的压缩头部可包含VESA显示流压缩中的图片参数设定(PPS)。子流头部可包含Golomb-Rice编码中的参数K。子流负载可包含Golomb-Rice编码中的前缀和后缀部分。此外，输出接口114可在将压缩的显示数据D1’打包进输出比特流时增加运输头部。

从对压缩单元的压缩的数据分区和组织派生的数据片段可包含至少具有第一优先级的第一数据片段和具有第二优先级的第二数据片段。压缩器117基于第一优先级和第二优先级的优先级顺序配置第一数据片段和第二数据片段的错误检测和校正能力。例如，输出比特流的运输头部的优先级高于压缩单元的压缩头部的优先级，压缩单元的压缩头部的优先级高于压缩单元的压缩负载中子流头部的优先级，以及压缩单元的压缩负载中子流头部的优先级高于压缩单元的压缩负载中子流负载的优先级。压缩器115配置错误校正码或循环冗余校验(CRC)校验值以改进错误恢复，其中错误检测和校正能力依赖于优先级顺序。例如，压缩器117生成错误校正码用于具有更高优先级的数据片段，但不生成错误校正码用于具有较低优先级的数据片段。对于另一示例，压缩器117为具有更高优先级的数据片段生成具有较强错误检测和校正能力的错误校正码，并为具有较低优先级的数据片段生成具有较弱错误检测和校正能力的错误校正码。然而，这些仅仅是用于说明性的目的，并非是作为本发明的限制。

图4是图示根据本发明的实施例的不具有限制的编码参考用于预测的显示数据压缩和具有限制的编码参考用于预测的显示数据压缩的示意图。如上所述，压缩单元是可以独立解码的最小编码片段。此外，一个压缩单元可由每个包含多个像素的多个编码单元组成。例如，显示于图2的子图表(A)的压缩单元201和202的每个包含各具有三个像素的多个编码单元。如图4的子图表(A)所示，压缩单元201中的一个编码单元CU₁₀是由压缩单元201的像素P₀，P₁，P₂组成；以及压缩单元201中的另一编码单元CU₁₁是由压缩单元201的像素P₃，P₄，P₅组成。另外，压缩单元202中的一个编码单元CU₂₀是由压缩单元202的像素P₀，P₁，P₂组成；以及压缩单元202中的另一编码单元CU₂₁是由压缩单元202的像素P₃，P₄，P₅组成。当没有限制的编码参考用于预测如图4的子图表(A)所示时，压缩单元201中的编码单元CU₁₁的编码可采用由相同的压缩单元201中编码单元CU₁₀的像素数据提供的帧内压缩单元预测，和/或压缩单元202中的编码单元CU₂₀的编码可采用由压缩单元201中的编码单元CU₁₀的像素数据提供的帧间压缩单元预测。考虑在通过显示接口103传送压缩的数据期间位错误引入压缩单元201的压缩的数据(特别地，编码单元CU₁₀的压缩的数据)的情形。当具有错误位的压缩的数据在驱动器IC 104侧解码时，错误传播可由于预测依赖性发生于对应于压缩单元201(或压缩单元201和202)的连续的显示区域。

为了缓解由错误传播导致的图像质量降级，压缩器117可以配置为执行具有限制的编码参考用于预测的显示数据压缩，如图4的子图表(B)所示。因此，压缩器117阻止由压缩单元201中的编码单元CU₁₀提供的帧内压缩单元预测被用于编码相同的压缩单元201中的编码单元CU₁₁，和/或阻止由压缩单元201中的编码单元CU₁₀提供的帧间压缩单元预测被用于编码不同压缩单元202中的编码单元CU₂₀。

图5是图示根据本发明的实施例的不具有限制的编码参考用于率控制的显示数据压缩和具有限制的编码参考用于率控制的显示数据压缩的示意图。如上所述，压缩单元是可以独立解码的最小编码片段；此外，一个压缩单元可由每个具有多个像素的多个编码单元组成。以示例的方式，并非限制，相同帧中的每个压缩单元可以分配相同的目标位预算。当没有限制的编码参考用于率控制，如图5的子图表(A)所示，分配给一个编码单元的位预算可以由帧内压缩单元率控制和帧间压缩单元率控制动态地调整。例如，分配给压缩单元201中编码单元CU₁₁的位预算可以至少部分基于从编码相同压缩单元201中的编码单元CU₁₀剩余位预算设置，和/或分配给压缩单元202中的编码单元CU₂₀的位预算可以至少部分基于从编码压缩单元201中的编码单元CU₁₀剩余位预算设置。考虑在通过显示接口103传送压缩的数据期间位错误引入压缩单元201的压缩的数据(特别地，编码单元CU₁₀的压缩的数据)的情形。当具有错误位的压缩的数据在驱动器IC 104侧解码时，错误传播可由于预测依赖性发生于对应于压缩单元201(或压缩单元201和202)的连续的显示区域。

为了缓解由错误传播导致的图像质量降级，压缩器117可以配置为执行具有限制的编码参考用于率控制的显示数据压缩，如图5的子图表(B)所示。因此，压缩器117阻止由压缩单元201中的编码单元CU₁₀提供的帧内压缩单元预测被用于编码相同的压缩单元201中的编码单元CU₁₁，和/或阻止由压缩单元201中的编码单元CU₁₀提供的帧间压缩单元预测被用于编码不同压缩单元202中的编码单元CU₂₀。

当用于压缩的错误恢复编码工具是冗余信息插入时，冗余信息可包含再同步标记、错误校正码和/或压缩的显示数据的至少部分的副本。图6是图示根据本发明的实施例的应用于压缩的显示数据的再同步标记插入的示意图。如上所述，帧中一个压缩单元的压缩输出可包含压缩头部和压缩负载。应该注意到，再同步标记可以是不同于通过显示接口103发送的所有可能的负载码字以及所有可能头部句法图案的唯一码字。换句话说，再同步标记是从压缩输入显示数据D3生成的压缩的显示数据D1’中唯一可识别的。当遇到插入于压缩的显示数据中的再同步标记时，位错误将不被传播。例如，当解码器侧(例如，驱动器IC 104)检测到从显示接口103接收的比特流中的错误时，其可丢弃比特直到检测到再同步标记。当再同步标记在合适位置插入时，错误将被本地化为帧中较小空间区域。

图7是图示根据本发明的实施例的应用到压缩的显示数据的错误校正码插入示意图。压缩器117根据压缩的显示数据D1’计算至少一个错误校正码(例如，至少一个CRC校验值)，并将至少一个错误校正码(例如，至少一个CRC校验值)加入到压缩的显示数据D1’。在图7示出的示例中，一个错误校正码(例如，一个CRC校验值)在压缩的显示数据D1’之后插入，由此改进解码器侧(例如，驱动器IC 104)中的错误检测和校正能力。

图8是图示根据本发明的实施例的插入到压缩的显示数据的压缩的数据副本的示意图。压缩器117生成压缩的显示数据D1’的至少部分(即，部分或所有)的至少一个副本至输出接口114用于传送。如上所述，帧中一个压缩单元的压缩输出可包含压缩头部801和压缩负载803。在图8示出的示例中，压缩器117复制压缩头部801以生成冗余压缩头部802到输出接口114，以便一个压缩单元的比特流数据将包含两个压缩头部801和802。当一个压缩头部(例如，801)在通过显示接口103的压缩的数据传送期间被毁坏时，另一个压缩头部(例如，802)可在解码器侧(例如，驱动器IC 104)使用。

图9是图示根据本发明的实施例的插入到压缩的显示数据的另一压缩的数据副本的示意图。压缩器117生成压缩的显示数据D1’的至少部分(即，部分或所有)的至少一个副本至输出接口114用于传送。如上所述，帧中一个压缩单元的压缩输出可包含压缩头部903和压缩负载901。在图9示出的示例中，压缩器117复制压缩负载901的部分以生成冗余压缩负载902到输出接口114，以便一个压缩单元的比特流数据将具有全部的压缩负载901和局部压缩负载902。当全部的压缩负载901的部分在通过显示接口103的压缩的数据传送期间被毁坏时，附加的局部压缩负载902可在解码器侧(例如，驱动器IC 104)使用。

图10是图示根据本发明的实施例的抗错性的压缩方法的流程图。抗错性的压缩方法可以由包含压缩器117的应用处理器102采用。在步骤1002中，应用处理器102的显示控制器112询问驱动器IC 104以确定是否存在由驱动器IC 104检测的位错误。例如，位错误可在通过显示接口103的压缩的数据传送期间发生。在步骤1004中，应用处理器102的显示控制器112还询问驱动器IC 104以知道驱动器IC 104的解压缩能力。当在通过显示接口103的压缩的数据传送期间发生位错误时，压缩器117可基于驱动器IC 104的解压缩能力选择性地使能抗错性的压缩。当驱动器IC 104的解压缩能力指示支持压缩单元交错时，压缩器117可在对输入显示数据D3执行压缩时使能压缩单元交错(步骤1006)。当驱动器IC 104的解压缩能力指示支持数据分区时，压缩器117可在对输入显示数据D3执行压缩时使能数据分区(步骤1008)。当驱动器IC 104的解压缩能力指示支持限制的编码参考时，压缩器117可在对输入显示数据D3执行压缩时使能限制的编码参考(步骤1010)。当驱动器IC 104的解压缩能力指示支持冗余信息插入时，压缩器117可在对输入显示数据D3执行压缩时使能冗余信息插入(步骤1012)。在步骤1014中，压缩器117执行对输入显示数据D3执行压缩以生成压缩的显示数据D1’，并通过输入接口114发送压缩的显示数据D1’到显示接口103。应该注意到步骤1002是可选的。即，步骤1002可以省略，依据实际设计考虑。

请再次参考图1。关于驱动器IC 104，其经由显示接口103与应用处理器102通信。在本实施例中，驱动器IC 104耦合到显示接口103，并支持未压缩的数据接收和压缩的数据接收。当应用处理器102发送输出显示数据D_OUT1(从未压缩的数据D1派生)到驱动器IC 104时，驱动器IC 104操作于非解压缩模式以获得未压缩的数据D2，并根据未压缩的显示数据D2驱动显示面板106。以示例的方式，显示面板106可以使用任何2D/3D显示装置实施。当应用处理器102发送输出显示数据D_OUT1(从压缩的数据D1’派生)到驱动器IC 104时，驱动器IC 104操作于解压缩模式以获得解压缩的显示数据D4，并根据解压缩的显示数据D4驱动显示面板106。

如图1所示，驱动器IC 104包含驱动器IC控制器122、输入接口124和处理电路126。输入接口124用于从显示接口103接收输入比特流，并根据显示接口103的传送协议将输入比特流解打包/解分组为输入显示数据D_IN2。处理电路126可包含电路用于根据视频模式或图像/命令模式驱动显示面板106的元件。例如，处理电路126可具有解压缩器127和其它电路128，且其它电路128可具有显示缓冲器、复用器等。解压缩器127用于对从输入显示数据D_IN2派生的压缩的显示数据D2’执行解压缩。显示缓冲器用于储存显示数据以在图像/命令模式下提供缓冲的显示数据，其中储存进显示缓冲器的显示数据可以是未压缩的显示数据、压缩的显示数据或解压缩的显示数据，依据实际设计考虑/要求。复用器控制解压缩器127、显示缓冲器和显示面板106的互连。由于本发明关注于由解压缩器127执行的错误检测和错误隐藏，为了简洁，此处省略其它电路128的进一步描述。

解压缩器127对从输入显示数据D_IN2派生的压缩的显示数据D2’执行解压缩以生成解压缩的显示数据D4，其中错误检测和错误隐藏涉及解压缩。解压缩器127可通过比特流级检测来检测压缩的显示数据D2’中的位错误或通过像素级检测来检测解压缩的显示数据D4的位错误。

在比特流级检测的一个示范性示例中，解压缩器127通过检查压缩的显示数据D2’的至少一个错误校正码(例如，至少一个CRC校验值)来检测压缩的显示数据D2’中的错误。例如，如图7所示，从应用处理器102发送到驱动器IC104的位于压缩的显示数据的末端的错误校正码可以由解压缩器127使用，以验证所接收的压缩的显示数据的正确性。在比特流级检测的另一示范性设计中，解压缩器127通过检查压缩的显示数据D2’中任何非法句法(例如，非法码字)的出现来检测压缩的显示数据D2’中的错误。

关于像素级检测，解压缩器127通过检查至少一个边界的平滑来检测解压缩的显示数据D4中的错误，其中至少一个边界位于两个解压缩的压缩单元之间，或位于相同压缩单元中的两个解压缩的编码单元之间。当压缩的压缩单元(或压缩的编码单元)具有位错误时，错误传播将降低对应解压缩的压缩单元(或解压缩的编码单元)的图像质量。毁坏的压缩单元(或毁坏的编码单元)与相邻压缩单元(或相邻编码单元)之间的边界将具有不自然的图像特性。因此，当位于两个解压缩的压缩单元(或相同压缩单元中两个解压缩的编码单元)之间的边界平滑水平低于阈值时，解压缩器127可确定至少一个解压缩的压缩单元(或解压缩的编码单元)包含错误。当位于两个解压缩的压缩单元(或相同压缩单元中两个解压缩的编码单元)之间的边界的平滑水平不低于阈值时，解压缩器127可确定解压缩的压缩单元(或解压缩的编码单元)是没有错误的。

在由解压缩器127执行的错误检测检测错误的出现后，解压缩器127用于执行错误隐藏操作以隐藏毁坏的解压缩的压缩单元以避免图像质量降级。

图11是图示显示于图1中的处理电路126的第一示例的示意图。在此示例中，其它电路128可具有开关1102、显示缓冲器1104以及复用器(MUX)1106。当驱动器IC 104操作于视频模式用于驱动显示面板106时，压缩的显示数据D2’不储存进显示缓冲器1104，且直接由解压缩器127解压缩以生成解压缩的显示数据D4到MUX 1106的第一输入端口P1，以及MUX 1106输出在第一输入端口P1接收的解压缩的显示数据D4到显示面板106。

当驱动器IC 104操作于图像/命令模式以驱动显示面板106时，压缩的显示数据D2’储存进显示缓冲器1104，解压缩器127解压缩从显示缓冲器1104读取的压缩的显示数据D2’以生成解压缩的显示数据D4到MUX 1106的第二输入端口P2，以及MUX 1106输出在第二输入端口P2接收的解压缩的显示数据D4到显示面板106。此外，开关1102由解压缩器127执行的错误检测控制。例如，当解压缩器127在处理当前帧的期间检测错误时，解压缩器127可控制开关1102以将显示缓冲器1104从压缩的数据输入断开，以便当前帧的剩余压缩的数据不储存进显示缓冲器1104。当下一帧的压缩的数据(例如，当前帧的再发送压缩的数据)在压缩的数据输入处可用时，解压缩器127可控制开关1102以将显示缓冲器1104连接到压缩的数据输入，由此允许下一帧的压缩的数据(例如，当前帧的再发送压缩的数据)以覆写显示缓冲器1104中毁坏的帧的数据。然而，此仅仅是用于说明性的目的，并非是本发明的限制。显示于图11中的开关1102可以省略，依据实际设计考虑。

图12是图示显示于图1中的处理电路126的第二示例的示意图。显示于图11中的示例和显示于图12中的示例之间的主要差别是显示缓冲器1104的位置。在图12示出的示例中，显示缓冲器1104可用作帧缓冲器，以储存在图像/命令模式中从解压缩器127生成的解压缩的显示数据D4。具体地，当驱动器IC 104操作于图像/命令模式以驱动显示面板106时，压缩的显示数据D2’提供至解压缩器127，解压缩器127生成解压缩的显示数据D4到显示缓冲器1104，以及MUX 1106输出从显示缓冲器1104读取的解压缩的显示数据D4到显示面板106。此外，开关1102由解压缩器127执行的错误检测控制。例如，当解压缩器127在处理当前帧的期间检测错误时，解压缩器127可控制开关1102以将解压缩器127从压缩的数据输入断开，以便当前帧的剩余压缩的数据不发送到解压缩器127。当下一帧的压缩的数据(例如，当前帧的再发送的压缩的数据)在压缩的数据输入可用时，解压缩器127可控制开关1102以将解压缩器127连接到压缩的数据输入，由此允许下一帧的压缩的数据(例如，当前帧的再发送的压缩的数据)供应至解压缩器127。然而，此仅仅是用于说明性的目的，且并非是本发明的限制。显示于图12中的开关1102可以省略，依据实际设计考虑。

关于显示于图11和图12中的示例，解压缩器127可以配置为采用空间错误隐藏技术或时间错误隐藏技术以隐藏毁坏的解压缩的压缩单元以避免图像质量降级。应用于压缩单元的空间错误隐藏技术和时间错误隐藏技术的进一步细节描述于以下。

图13是图示根据本发明的实施例的应用于压缩单元的空间错误隐藏技术的第一示例的示意图。一个帧F_N包含多个压缩单元(例如，1301和1302)。在此示例中，由解压缩器127执行的错误检测指示压缩单元1301是没有错误的，且还指示压缩单元1302是由于检测的位错误毁坏的。由解压缩器127采用的空间错误隐藏通过相同帧F_N的空间相邻无错误压缩单元(例如，无错误压缩单元1301)来隐藏毁坏的压缩单元1302。

图14是图示根据本发明的实施例的应用于压缩单元的空间错误隐藏技术的第二示例的示意图。一个帧F_N包含多个压缩单元(例如，1401和1402)。在此示例中，压缩单元交错由压缩器117在应用处理器102采用。因此，每个压缩单元1401和1402由交错的子区域组成。由解压缩器127执行的错误检测指示压缩单元1401是无错误的，以及还指示压缩单元1402是由于检测的位错误毁坏的。由解压缩器127采用的空间错误隐藏由内插的压缩单元隐藏毁坏的压缩单元1402，其中内插的压缩单元从内插相同帧F_N中一个或多个空间相邻无错误压缩单元派生。例如，内插的压缩单元由内插包含于无错误压缩单元1401的交错的子区域生成。

图15是图示根据本发明的实施例的应用于压缩单元的时间错误隐藏技术的示例的示意图。时域中存在连续的帧(例如，F_N-1和F_N)，其中帧F_N-1包含多个压缩单元(例如，1501和1502)，以及帧F_N包含多个压缩单元(例如，1503和1504)。应该注意到，压缩单元1501和1503在不同的帧F_N-1和F_N中是同位的，以及压缩单元1502和1504在不同的帧F_N-1和F_N中是同位的。在此示例中，由解压缩器127执行的错误检测指示以前的帧F_N-1中的压缩单元1501是无错误的，以及还指示当前帧F_N中的压缩单元1503是由于检测的位错误毁坏的。由解压缩器127采用的时间错误隐藏由以前的帧F_N-1中的时间相邻无错误压缩单元(例如，同位无错误压缩单元1501)隐藏当前帧F_N中毁坏的压缩单元1503。

图16是图示根据本发明的实施例的错误检测和隐藏方法的流程图。错误检测和隐藏方法可以由包含解压缩器127的驱动器IC 104采用。在步骤1602，驱动器IC 104从显示接口103接收输入比特流。在步骤1604，解压缩器127执行错误检测以检查在压缩的显示数据D2’/解压缩的显示数据D4中是否存在检测的错误。如果没有错误被检测，流程进入步骤1614。然而，如果有错误被检测到，流程进入步骤1606。在步骤1606，检查驱动器IC 104的显示驱动模式。如果驱动器IC 104操作于视频模式以驱动显示面板106，则流程进入步骤1608。如果驱动器IC 104操作于图像/命令模式以驱动显示面板106，则流程进入步骤1610和1612中的一个。在每个步骤1608和1610中，解压缩器127采用空间错误隐藏技术以隐藏任何毁坏的解压缩的压缩单元。在一个示范性设计中，解压缩器127包含线缓冲器。因此，解压缩器127可使用线缓冲器以实现视频模式下的空间错误隐藏。此外，解压缩器127可使用显示缓冲器以实现图像/命令模式下的空间错误隐藏。在步骤1612，解压缩器127采用时间错误隐藏技术以隐藏任何毁坏的解压缩的压缩单元。在一个示范性设计中，解压缩器127可使用显示缓冲器以实现图像/命令模式下的时间错误隐藏。在步骤1614，解压缩器127生成解压缩的显示数据D4到显示面板106。因此，驱动器IC 104根据解压缩的显示数据D4驱动显示面板106。

本领域技术人员将轻易地看出在保留本发明的教导时，可以对装置和方法作出许多修改和替换。因此，以上揭露应该解释为仅仅由所附的权利要求的范围和界限来限制。