1.一种分体式广电SDI监视器，包括：FPGA处理电路，其特征在于：所述FPGA处理电路上连接有中央处理器、DDR3存储设备、闪存装置、RAM存储器，所述FPGA处理电路上连接有SDI均衡器，FPGA处理电路通过HDMI变频单元电路连接于HDMI输入设备，FPGA处理电路通过HDMI传送单元电路连接于HDMI一分二单元电路，FPGA处理电路连接有监视器屏控电路。
2.根据权利要求1所述的分体式广电SDI监视器，其特征在于：所述FPGA处理电路的SDI输入通道0-3连接有电压、阻抗平衡电路，电压、阻抗平衡电路保持SDI信号的电压的稳定性，以及传输过程中阻抗的连续性，保持SDI信号的完整度，输出的是SDI的音视频信号；PC输出通过字幕处理电路连接于FPGA处理电路，字幕处理电路实时处理字幕、图片的特效；服务器输出通过IP解码器电路连接于FPGA处理电路，输入接口是从音视频的服务器的IP网络接口或者PC的网络接口，其IP解码器电路的输入的信号是MPEG2或者H.264的编码源，解码MPEG2/H.264的信号，然后送到HDMI输出驱动电路，输出HDMI信号；FPGA处理电路上连接有DDR3内存电路、SDI输出驱动电路，DDR3内存电路存储音视频的数据，为音视频处理，同步做准备；同步电路将SDI信号传送给FPGA处理电路，MCU电路通过串行SPI-BUS总线接口连接于FPGA处理电路，MCU电路控制FPGA处理电路、控制面板电路、SDI输出电路、SDI输入电路，将整个播出控制系统整合到一起；SPI-Flash通过串行SPI-BUS总线接口连接于FPGA处理电路，SPI-Flash存储LOGO数据，以及时间等格式，SPI-Flash为可读可写电路，通过串口UART，烧录入相应的LOGO数据和时间格式数据，通过FPGA处理电路内部的SPI-Flash控制器读取LOGO数据和时间格式导入到DDR3内存电路；RTC电路通过I2C-BUS总线接口连接于FPGA处理电路，RTC电路包括可编程时钟输出、中断输出和掉电检测器，所有的地址和数据通过I2C-BUS总线接口串行传递，最大总线速度为400Kbits/s，每次读写数据后内嵌的字地址寄存器会自动产生增量，RTC电路与FPGA处理电路内部中央处理器电路相连，FPGA处理电路内部中央处理器电路作为主控，RTC电路为从属，通过I2C-BUS总线接口对RTC电路进行访问，读取所需要的时间、日期控制寄存器，来控制所需要显示的LOGO、时间。
3.根据权利要求1或2所述的分体式广电SDI监视器，其特征在于：所述FPGA处理电路包括SDI处理电路、音视频处理核心电路、中央处理器电路，音视频处理核心电路通过主机接口连接于中央处理器电路，中央处理器电路上连接有指令RAM电路、数据RAM电路，音视频处理核心电路通过从机接口经数据宽度转换后与音频内存控制电路、视频内存控制电路通讯，音视频处理核心电路通过AXI总线连接有I2C电路、串口电路、视频处理、音频处理、控制电路、TF卡控制电路、SPI总线Flash电路，SDI处理电路通过视频处理、音频处理连接控制音频切换电路、视频切换电路，音频切换电路、视频切换电路连接到音视频处理核心电路的主机接口上。