信息处理设备及其控制方法与流程

本发明涉及一种包括多个芯片的信息处理设备和数据传输方法。

背景技术：

近年来，中央处理单元(CPU)性能的提高和电路规模的增大得以发展，从而支持了数据处理的速度提高和复杂化。作为用于增大电路规模的方法，已知有以下方法：用于通过半导体制造工艺的小型化所实现的高度集成来增大能够被安装在一个芯片上的电路的数量的方法和用于将电路分割成多个芯片的方法。

为了通过将电路分割成多个芯片并且并行进行处理以提高处理速度，需要在芯片之间高速传输数据。为了实现此，提出了这样一种方法：该方法使用作为高速串行接口标准的外围组件快速互连(PCI-E)接口来连接多个图像处理单元，以实现并行图像处理(参考日本特开2005-323159)。

然而，在日本特开2005-323159所述的方法中，由于必需添加PCI-E开关以将这多个图像处理单元连接至PCI-E接口，这样提供点对点连接，因而存在成本增加的问题。

技术实现要素：

根据本发明的一个方面，一种信息处理设备，其包括：第一芯片；第二芯片；以及第三芯片，其中，所述第一芯片、所述第二芯片和所述第三芯片相互串联连接，其中，所述第二芯片包括：接收单元，用于从所述第一芯片接收数据和附加至所述数据的地址信息，寄存器，用于存储地址变换信息，判断单元，用于基于设置到所述寄存器的地址变换信息，判断所述接收单元 从所述第一芯片所接收到的附加至所述数据的所述地址信息是否与地址变换区域相对应，地址变换单元，用于对附加至所述数据的所述地址信息进行变换，并且将变换后的地址信息与所接收到的数据一起输出至内部总线，控制器单元，用于进行控制，以将经由所述内部总线所接收到的数据之中的、附加了与针对所述第二芯片所设置的地址区域相对应的地址信息的数据存储在针对所述第二芯片的存储器中，以及发送单元，用于将经由所述内部总线所接收到的数据之中的、附加了与针对向所述第三芯片的传输所设置的地址区域相对应的地址信息的数据发送至所述第三芯片，以及其中，所述地址变换单元将与针对所述第二芯片所设置的地址区域相对应的地址信息变换成所述第二芯片中的地址目的地。

根据本发明的另一方面，一种用于控制信息处理设备的方法，其中，所述信息处理设备包括相互串联连接的第一芯片、第二芯片和第三芯片，其中，所述方法包括在所述第二芯片中进行以下步骤：从所述第一芯片接收数据和附加至所述数据的地址信息；将地址变换信息存储在寄存器中；基于设置到所述寄存器的地址变换信息，判断从所述第一芯片所接收到的附加至所述数据的所述地址信息是否与地址变换区域相对应；变换步骤，用于对附加至所述数据的所述地址信息进行变换，并且将变换后的地址信息与所接收到的数据一起输出至内部总线；进行控制，以将经由所述内部总线所接收到的数据之中的、附加了与针对所述第二芯片所设置的地址区域相对应的地址信息的数据存储在针对所述第二芯片的存储器中；以及将经由所述内部总线所接收到的数据之中的、附加了与针对向所述第三芯片的传输所设置的地址区域相对应的地址信息的数据发送至所述第三芯片，其中，所述变换步骤包括将与针对所述第二芯片所设置的地址区域相对应的地址信息变换成所述第二芯片中的地址目的地。

根据本发明的又一方面，一种用于存储使得计算机进行用于控制信息处 理设备的方法的程序的非暂时性存储器，其中，所述信息处理设备包括相互串联连接的第一芯片、第二芯片和第三芯片，其中，所述方法包括在所述第二芯片中进行以下步骤：从所述第一芯片接收数据和附加至所述数据的地址信息；将地址变换信息存储在寄存器中；基于设置到所述寄存器的地址变换信息，判断从所述第一芯片所接收到的附加至所述数据的所述地址信息是否与地址变换区域相对应；变换步骤，用于对附加至所述数据的所述地址信息进行变换，并且将变换后的地址信息与所接收到的数据一起输出至内部总线；进行控制，以将经由所述内部总线所接收到的数据之中的、附加了与针对所述第二芯片所设置的地址区域相对应的地址信息的数据存储在针对所述第二芯片的存储器中；以及将经由所述内部总线所接收到的数据之中的、附加了与针对向所述第三芯片的传输所设置的地址区域相对应的地址信息的数据发送至所述第三芯片，其中，所述变换步骤包括将与针对所述第二芯片所设置的地址区域相对应的地址信息变换成所述第二芯片中的地址目的地。

通过以下参考附图对典型实施例的说明，本发明的其他特征将显而易见。

附图说明

图1是示出根据第一实施例的图像处理设备的示例性结构的框图。

图2A和2B是示出根据第一实施例的内部通信单元的示例性结构的框图。

图3示出根据第一实施例的如何映射存储空间的例子。

图4A和4B示出根据第一实施的例如何进行地址变换的例子。

图5是示出根据第一实施例的用于变换地址的示例性处理的流程图。

图6A和6B示出根据第一实施例的如何映射存储空间的例子。

图7A～7C是示出根据第一实施例的图像处理设备的启动序列的流程图。

具体实施方式

这里参考附图说明本发明的实施例。

第一实施例

在第一实施例中，将图像处理设备作为信息处理设备的例子来进行说明。信息处理设备不局限于图像处理设备，并且可以是任何设备，只要该设备包括多个芯片并且在这些芯片之间进行数据传输即可。图像处理设备是例如打印机或者扫描器。另外，图像处理设备是例如多功能打印机、复印机或者具有打印功能和扫描功能的绘图器。在第一实施例中，示例性说明在图像处理设备中进行地址变换的情况下从控制器芯片向多个图像处理芯片进行数据传输的方法。

图1是示出根据第一实施例的图像处理设备的示例性结构的框图。微芯片(集成电路)是通常位于一个半导体材料板(“芯片”)上的电子电路。作为全部或部分电路元件不可分离地相关联且相互电连接、从而被认为出于构造和商业的目的是不可分割的这样的电路，可以使得芯片非常紧凑，并且在人的指甲盖大小的区域中具有多达数十亿个晶体管和其它电子元件。

参考图1，图像处理设备10包括控制器芯片110、图像处理芯片120和图像处理芯片130。图像处理设备100能够经由主机接口191被连接至主机个人计算机(PC)190。图像处理设备100可以经由网络被连接至主机PC 190。

主机PC 190是图像处理设备的外部设备，并且能够经由主机接口191发送包括打印数据的各种数据。

图像处理设备100能够接收来自主机PC 190的打印数据、并且基于所接收到的打印数据在记录介质(纸张)上进行打印。

控制器芯片110经由内部接口181被连接至图像处理芯片120。图像处理芯片120经由内部接口182被连接至图像处理芯片130。在第一实施例中，内部接口181和内部接口182各自均是提供点对点连接的PCI-E。如图1所示，在图像处理设备100中，控制器芯片110、图像处理芯片120和图像处理芯片130 相互串联连接。

控制器芯片110包括CPU 111、主机通信单元112、内部通信单元113、随机存取存储器(RAM)控制器单元114、只读存储器(ROM)控制器单元116和端子控制单元119。CPU 111、主机通信单元112、内部通信单元113、RAM控制器单元114、ROM控制器单元116和端子控制单元119经由控制器芯片110中的主总线118相互连接。

CPU 111根据存储在ROM 117中的程序，控制控制器芯片110。

主机通信单元112经由主机接口191与主机PC 190通信。例如，主机通信单元112与主机PC 190进行打印数据的发送和接收，并且从主机PC 190接收指示来控制图像处理设备100。内部通信单元113经由用于数据和控制的发送和接收的内部接口181，与图像处理芯片120通信。

RAM控制器单元114经由系统总线被连接至设置在控制器芯片110外部的RAM 115，并且控制从RAM 115的读取和向RAM 115的写入。RAM 115是存储诸如正在处理的图像数据等的临时数据的存储单元。在第一实施例中，RAM 115是动态随机存取存储器(DRAM)。

ROM控制器单元116经由系统总线被连接至设置在控制器芯片110外部的ROM 117，并且控制从ROM 117的读取。ROM 117存储通过CPU 111所执行的程序、以及通过下述图像处理芯片120中的CPU 121和图像处理芯片130中的CPU 131所执行的程序。

主总线118是控制器芯片110的内部总线。数据能够经由主总线118被传送至控制器芯片110中的各个组件。

端子控制单元119控制下述图像处理芯片120中的CPU 121和图像处理芯片130中的CPU 131的复位。

预先向主机通信单元112、内部通信单元113、RAM控制器单元114、ROM控制器单元116和端子控制单元119中的每一个单元分配地址。主机通信单元 112、内部通信单元113、RAM控制器单元114、ROM控制器单元116和端子控制单元119各自包括用于基于所分配的地址判断所传输的数据是否是针对自己的地址的数据的识别单元。例如，当CPU 111向主总线118提交用于向特定地址写和传输数据的请求时，主机通信单元112、内部通信单元113、RAM控制器单元114、ROM控制器单元116和端子控制单元119其中一个判断为该写和传输请求是对于自己地址的，并且获取该写和传输请求中的地址和与该地址相对应的数据。

图像处理芯片120包括CPU 121、第一内部通信单元122、第二内部通信单元123、RAM控制器单元124、打印控制单元126和复位控制单元129。CPU121、第一内部通信单元122、第二内部通信单元123、RAM控制器单元124、打印控制单元126和复位控制单元129经由主总线128相互连接。

CPU 121根据程序控制图像处理芯片120。

第一内部通信单元122经由内部接口181与控制器芯片110通信。第二内部通信单元123经由内部接口182与图像处理芯片130通信。

RAM控制器单元124经由系统总线被连接至设置在图像处理芯片120外部的RAM 125，并且控制从RAM 125的读取和向RAM 125的写入。RAM 125是存储诸如正在处理的图像数据等的临时数据的存储单元。

打印控制单元126控制打印单元127。打印单元127基于打印数据使得墨或者调色剂粘附至诸如纸张等的介质以产生打印物。

主总线128是图像处理芯片120的内部总线。经由主总线128能够将数据传输至图像处理芯片120中的各个组件。

图像处理芯片130包括CPU 131、第一内部通信单元132、第二内部通信单元133、RAM控制器单元134、打印控制单元136和复位控制单元139。CPU131、第一内部通信单元132、第二内部通信单元133、RAM控制器单元134、打印控制单元136和复位控制单元139经由主总线138相互连接。

CPU 131根据程序控制图像处理芯片130。

第一内部通信单元132经由内部接口182与图像处理芯片120通信。

RAM控制器单元134经由系统总线被连接至设置在图像处理芯片130外部的RAM 135，并且控制从RAM 135的读取和向RAM 135的写入。RAM 135是存储诸如正在处理的图像数据等的临时数据的存储单元。

打印控制单元136控制打印单元137。打印单元137基于打印数据使得墨或者调色剂粘附至诸如纸张等的介质以产生打印物。

图像处理芯片130与图像处理芯片120的不同在于：图像处理芯片130中的第二内部通信单元133不具有与第二内部通信单元133连接的芯片。

主总线138是图像处理芯片130的内部总线。经由主总线138能够将数据传输给图像处理芯片130中的各个组件。

尽管在第一实施例中，控制器芯片110在结构上不同于图像处理芯片120和130，但是这些相互串联连接的芯片可以具有相同结构。在这种情况下，例如，可以使用具有控制器芯片110及图像处理芯片120和130的功能的芯片。

根据第一实施例的图像处理设备是打印机，并且打印单元127和打印单元137各自构成打印头的一部分。打印单元127和打印单元137基于数据进行不同处理。例如，打印单元127和打印单元137可以进行用于不同颜色的处理、或者可以进行用于相同颜色的图像的不同区域的处理。然而，打印单元127和打印单元137不局限于上述打印单元。如上所述，在第一实施例中，通过图像处理芯片120所进行的图像处理不同于通过图像处理芯片130所进行的图像处理。图2A和2B是示出根据第一实施例的各个芯片中的内部通信单元的示例性结构的框图。

现参考图2A说明控制器芯片110中的内部通信单元113的结构和图像处理芯片120中的第一内部通信单元122的结构。

控制器芯片110中的内部通信单元113包括主总线通信部211、传送部212、 接收地址变换部213和内部通信寄存器部214。内部通信寄存器部214包括源起始地址寄存器215、源结束地址寄存器216和目的地起始地址寄存器217。通常，寄存器是用作为数字处理器的CPU可以使用的可快速访问位置的小容量的快速存储器。

图像处理芯片120中的第一内部通信单元122的结构，与控制器芯片110中的内部通信单元113的结构相同。具体地，第一内部通信单元122包括主总线通信部221、传送部222、接收地址变换部223和内部通信寄存器部224。内部通信寄存器部224包括源起始地址寄存器225、源结束地址寄存器226和目的地起始地址寄存器227。

内部通信单元113中的传送部212经由内部接口181被连接至第一内部通信单元122中的传送部222。

现说明从控制器芯片110到图像处理芯片120的数据传输。主总线通信部211将从控制器芯片110中的主总线118所获取的数据传输至传送部212。在从主总线118所获取的数据中包含了(附加有)地址信息，并且将该地址信息和数据直接传输至传送部212。经由内部接口181，将该数据和地址信息从传送部212传输至图像处理芯片120中的传送部222，并且将该地址信息从传送部222传输至接收地址变换部223。

接收地址变换部223进行用于将所传输的地址信息中的特定区域变换成其它地址区域的操作。接收地址变换部223使用内部通信寄存器部224中的源起始地址寄存器225中的地址设置和源结束地址寄存器226中的地址设置，判断输入地址是否对应于所要变换的区域。如果输入地址对应于所要变换的区域，则接收地址变换部223根据目的地起始地址寄存器227中的设置值，将所要变换区域中的地址信息变换成其它地址信息。由于芯片包括多个寄存器，因而各个芯片都能够变换多个地址空间，下面将对其进行详细说明。可以从内部接口181和主总线128两者来访问内部通信寄存器部224中的各寄存器。

在地址信息变换之后，接收地址变换部223输出变换后的地址信息和数据，并且将该地址信息和数据传输至主总线通信部221。主总线通信部221将变换后的地址信息和数据经由主总线128传输至下一芯片。

利用上述结构，能够将从控制器芯片110所发送的数据传输至图像处理芯片120中期望的地址区域。控制器芯片110的内部通信单元113中的接收地址变换部213和内部通信寄存器部214，与图像处理芯片120的第一内部通信单元122中的接收地址变换部223和内部通信寄存器部224相同。

现参考图2B说明图像处理芯片120中的第二内部通信单元123的结构和图像处理芯片130中的第一内部通信单元132的结构。

图像处理芯片120中的第二内部通信单元123包括主总线通信部231、传送部232、接收地址变换部233和内部通信寄存器部234。内部通信寄存器部234包括源起始地址寄存器235、源结束地址寄存器236和目的地起始地址寄存器237。

图像处理芯片120中的第一内部通信单元132的结构，与图像处理芯片120中的第一内部通信单元122的结构相同。具体地，第一内部通信单元132包括主总线通信部241、传送部242、接收地址变换部243和内部通信寄存器部244。内部通信寄存器部244包括源起始地址寄存器245、源结束地址寄存器246和目的地起始地址寄存器247。

第二内部通信单元123中的传送部232经由内部接口182被连接至第一内部通信单元132中的传送部242。

另外，图像处理芯片120中的第二内部通信单元123具有与上述控制器芯片110中的内部通信单元113相同的结构。图像处理芯片130中的第一内部通信单元132具有与图像处理芯片120中的第一内部通信单元122相同的结构。

现参考图3、图4A和4B以及图5，说明在第一实施例中如何映射存储空间和如何进行地址变换。

图3示出在第一实施例中如何映射存储空间的例子。图3所示的控制器芯片110、图像处理芯片120和图像处理芯片130的存储空间，分别表示控制器芯片110中的主总线118、图像处理芯片120中的主总线128和图像处理芯片130中的主总线138的地址映射。

在控制器芯片110中的主总线118的存储空间中，预先将0x8000_0000～0x8C00_0000的区域分配给内部通信单元113。另外，在控制器芯片110中的主总线118的存储空间中，预先将0x9000_0000～0x90FF_FFFF的区域分配给用于控制器芯片110的内部电路的寄存器。该内部电路包括主机通信单元112、内部通信单元113、RAM控制器单元114、ROM控制器单元116和端子控制单元119。预先将0xF000_0000～0xFFFF_FFFF的区域分配给ROM控制器单元116。对于图像处理芯片120和图像处理芯片130，分配控制器芯片110的PCI-E的存储空间，下面将进行详细说明。

在图像处理芯片120中的主总线128的存储空间中，预先将0x8000_0000～0x8C00_0000的区域分配给第二内部通信单元123。另外，在图像处理芯片120中的主总线128的存储空间中，预先将0x9000_0000～0x90FF_FFFF的区域分配给用于图像处理芯片120中的内部电路的寄存器。预先将0x0000_0000～0x3FFF_FFFF的区域分配给RAM控制器单元124。

在图像处理芯片130的主总线138的存储空间中，预先将0x8000_0000～0x8C00_0000的区域分配给第二内部通信单元133。另外，在图像处理芯片130中的主总线138的存储空间中，预先将0x9000_0000～0x90FF_FFFF的区域分配给用于图像处理芯片130中的内部电路的寄存器。预先将0x0000_0000～0x3FFF_FFFF的区域分配给RAM控制器单元134。

具有上述结构的各个芯片根据传输目的地来访问特定存储空间，并且传 输特定数据。在接收到数据时，各个芯片利用第一内部通信单元122或者132，基于地址信息来判断将该数据传输至自己的芯片的空间、还是自己的芯片之后的芯片的空间。具体地，各个芯片基于预先设置在芯片的内部通信寄存器中的地址信息和变换信息，变换(重写)地址信息。

在控制器芯片110的主总线118的存储空间中，将0xF000_0000～0xFFFF_FFFF的区域识别为对ROM 117的访问。例如，当CPU111向主总线118提交用于读取并且将数据传输至0xF000_0000的请求时，ROM控制器单元116判断为该请求是针对自己的芯片的，获取该读取和传输请求中的地址，并且从ROM 117读出数据。

在控制器芯片110的主总线118的存储空间中，将0x8000_0000～0x8C00_0000的区域识别为对内部通信单元113的访问。例如，当CPU 111向主总线118提交用于将数据传输并且写至0x8400_0000的请求时，内部通信单元113判断为该请求是针对自己的芯片的，并且获取该写和传输请求中的地址和与该地址相对应的数据。

将所获取的地址和数据从内部通信单元113中的主总线通信部211传输至传送部212，并且经由内部接口181被发送给图像处理芯片120。这里的地址是0x8400_0000，并且与主总线118的地址相同。将该地址和数据从传送部222传输至图像处理芯片120的第一内部通信单元122中的接收地址变换部223。

接收地址变换部223基于存储在内部通信寄存器部224中的寄存器设置，变换所传输的地址。接收地址变换部223利用变换后的地址，将传输数据传输至主总线通信部221。在从主总线通信部221向主总线128提交写和传输请求之后，完成从控制器芯片110向图像处理芯片120的传输。图4A和4B示出在第一实施例中如何在接收地址变换部中进行地址变换的例子。现说明图像处理芯片120的第一内部通信单元122中的内部通信寄存器部224的寄存器结 构、以及如何在接收地址变换部223中进行地址变换。

参考图4A，(a)示出0x8000_0000～0x80FF_FFFF的16MB空间中的地址变换的示例性设置。在源起始地址寄存器225中设置源起始地址0x8000_0000，并且在源结束地址寄存器226中设置源结束地址0x80FF_FFFF。在目的地起始地址寄存器227中设置目的地起始地址0x9000_0000。利用上述设置，将0x8000_0000～0x80FF_FFFF的16MB空间变换成0x9000_0000～0x90FF_FFFF。CPU 111或者CPU 121根据对传输数据的处理的内容，设置针对图像处理芯片120中的寄存器的目的地地址。图5是示出通过接收地址变换部223所进行的、用于变换地址的示例性处理的流程图。

参考图5，在步骤S501，接收地址变换部223获取所输入的地址。

在步骤S502，接收地址变换部223判断在步骤S501所获取的地址是否对应于在内部通信寄存器部224中所设置的地址变换区域。如果满足下面的条件，则接收地址变换部223判断为在步骤S501所获取的地址对应于该变换区域。

(源起始地址)≤(所获取的地址)≤(源结束地址)

如果接收地址变换部223判断为在步骤S501所获取的地址对应于变换区域(步骤S502为“是”)，则在步骤S503，接收地址变换部223进行地址变换。根据下面的表达式来变换地址：

(所获取的地址)-(源起始地址)+(目的地起始地址)

如果接收地址变换部233判断为在步骤S501所获取的地址不对应于变换区域(步骤S502为“否”)，则在步骤S504，在不变换所获取的地址的情况下，终止图5所示的处理。

参考图4A，(b)示出0x8100_0000～0x81FF_FFFF的16MB空间中的地址变换的示例性设置。在源起始地址寄存器225中设置源起始地址0x8100_0000，并且在源结束地址寄存器226中设置源结束地址0x81FF_FFFF。在目的地起 始地址寄存器227中设置目的地起始地址0x8100_0000。利用上述设置，在0x8100_0000～0x81FF_FFFF的16MB空间中实际上不进行变换。

参考图4A，(c)示出0x8400_0000～0x87FF_FFFF的64MB空间中的地址变换的示例性设置。在源起始地址寄存器225中设置源起始地址0x8400_0000，并且在源结束地址寄存器226中设置源结束地址0x87FF_FFFF。在目的地起始地址寄存器227中设置目的地起始地址0x0000_0000。利用上述设置，将0x8400_0000～0x87FF_FFFF的64MB空间变换成0x0000_0000～0x81FF_FFFF。

参考图4A，(d)示出0x8800_0000～0x8BFF_FFFF的64MB空间中的地址变换的示例性设置。在源起始地址寄存器225中设置源起始地址0x8800_0000，并且在源结束地址寄存器226中设置源结束地址0x8BFF_FFFF。在目的地起始地址寄存器227中设置目的地起始地址0x8800_0000。利用上述设置，在0x8800_0000～0x8BFF_FFFF的64MB空间中实际上不进行变换。

接着说明图像处理芯片130的第一内部通信单元132中的内部通信寄存器部244的寄存器结构、以及在接收地址变换部243中如何进行地址变换。

参考图4B，(a')示出0x8100_0000～0x81FF_FFFF的16MB空间中的地址变换的示例性设置。在源起始地址寄存器245中设置源起始地址0x8100_0000，并且在源结束地址寄存器246中设置源结束地址0x81FF_FFFF。在目的地起始地址寄存器247中设置目的地起始地址0x9000_0000。利用上述设置，将0x8100_0000～0x81FF_FFFF的16MB空间变换成0x9000_0000～0x90FF_FFFF。

参考图4B，(b')示出0x8800_0000～0x8BFF_FFFF的64MB空间中的地址变换的示例性设置。在源起始地址寄存器245中设置源起始地址0x8800_0000，并且在源结束地址寄存器246中设置源结束地址0x8BFF_FFFF。在目的地起始地址寄存器247中设置目的地起始地址0x0000_0000。利用上述设置，将0x8800_0000～0x8BFF_FFFF的64MB空间变换成0x0000_0000～0x90FF_FFFF。

如上所述，将包括源起始地址寄存器中的地址信息、源结束地址寄存器 中的地址信息和目的地起始地址寄存器中的地址信息的这多个地址变换信息，存储在各个芯片的内部通信寄存器部中。

现参考图3以及图4A和4B，说明如何根据内部通信寄存器部中的设置进行地址变换。如图4A所示，在图像处理芯片120的内部通信寄存器部224中，设置与用于主总线128的存储空间中的4个区域的地址变换有关的多个信息。图4A的(a)中的设置对应于图3中的变换区域(a)，图4A的(b)中的设置对应于图3中的变换区域(b)，图4A的(c)中的设置对应于图3中的变换区域(c)，并且图4A的(d)中的设置对应于图3中的变换区域(d)。

首先，说明用于将数据从控制器芯片110传输至图像处理芯片120的路径。如上所述，图4A的(a)中的地址变换的设置对应于图3中的变换区域(a)。在发生向控制器芯片110的地址0x8000_0010的数据传输时，传送部212经由内部接口181将地址信息和数据传输至图像处理芯片120，作为向0x8000_0010的传输。在图像处理芯片120中，接收地址变换部223判断为地址0x8000_0010对应于该变换区域，并且将地址0x8000_0010变换成0x9000_0010。以上述方式，将数据从控制器芯片110传输至图像处理芯片120中的地址0x9000_0010。

如上所述，图4A的(c)中的地址变换的设置对应于图3中的变换区域(c)。在发生向控制器芯片110的地址0x8400_0010的数据传输时，传送部212经由内部接口181将地址信息和数据传输至图像处理芯片120，作为向0x8400_0010的传输。在图像处理芯片120中，接收地址变换部223判断为地址0x8400_0010对应于变换区域，并且将地址0x8400_0010变换成0x0000_0010。换句话说，地址0x8400_0010对应于针对内部通信寄存器部224中自己的芯片(图像处理芯片120)所设置的地址区域，并且将其变换成自己的芯片中的地址0x0000_0010。经由主总线通信部221和主总线128，将数据传输至RAM控制器单元124。RAM控制器单元124将数据存储在RAM 125中。经由RAM控制器单元124读出存储在RAM 125中的数据，在例如图像处理芯 片120中的打印控制单元126中对该数据进行特定处理，并且将其发送至打印单元127。换句话说，RAM控制器单元124判断为，被变换成0x0000_0010的并且经由主总线通信部221被传输至主总线128的地址信息，对应于自己的芯片。

接着，说明用于经由图像处理芯片120将数据从控制器芯片110传输至图像处理芯片130的路径。

如图4B所示，在图像处理芯片130的内部通信寄存器部244中，设置与用于主总线138的存储空间中的2个区域的地址变换有关的多个信息。在图像处理芯片130的接收地址变换部243中，使用这些设置来变换从图像处理芯片120所接收到的数据传输的地址。图4B的(a')中的设置对应于图3中的变换区域(a')，图4A的(b')中的设置对应于图3中的变换区域(b')。现说明使用变换区域(b)和变换区域(a')的数据传输路径。在发生向控制器芯片110中的地址0x8100_0020的数据传输时，传送部212经由内部接口181将地址信息和数据传输至图像处理芯片120，作为向0x8100_0020的传输。

在图像处理芯片120中，接收地址变换部223判断为地址0x8100_0020对应于变换区域，并且将地址0x8100_0020变换成0x8100_0020。经由主总线128、第二内部通信单元123和内部接口182，将传输至0x8100_0020的数据发送至图像处理芯片130。

在图像处理芯片130中，接收地址变换部243判断为地址0x8100_0020对应于变换区域，并且将地址0x8100_0020变换成0x9000_0020。经由主总线138，将传输至0x9000_0020的数据传输至图像处理芯片130中的地址0x9000_0020。通过上述路径，能够将数据从控制器芯片110传输至图像处理芯片130中的地址0x9000_0020。

类似地，经由图像处理芯片120中的变换区域(d)和图像处理芯片130中的变换区域(b')，同样能够进行图3所示的、从控制器芯片110向图像处理芯片 130中的地址0x0000_0000的传输。经由主总线138，将传输至0x0000_0000的数据传输至RAM控制器单元134。RAM控制器单元134将数据存储在RAM135中。经由RAM控制器单元134读出存储在RAM 135中的数据，在例如图像处理芯片130中的打印控制单元136中对该数据进行特定处理，并且将其发送至打印单元137。

在第一实施例中，在多个芯片相互串联连接的多芯片结构中，多个地址变换操作的组合使得能够有效率进行经由中间芯片的芯片之间的数据传输和相邻芯片之间的数据传输。

更具体地，即使在相互串联连接多个芯片的情况下，地址变换也使得能够在无需使用任何开关等、或者在无需插入固件的情况下，将数据传输至期望芯片。在无需被存储在与图像处理芯片120相对应的RAM 125中的情况下，能够将要传输至下一图像处理芯片130的数据传输至图像处理芯片130。

现参考图6A和6B说明下面的情况：在根据第一实施例的图像处理设备中，动态改变目的地地址。

在这种情况下，在数据传输之后，改变内部通信寄存器部中所设置的目的地地址。

首先，说明从控制器芯片110向图像处理芯片120的数据传输。为了将分配给地址空间的数据从控制器芯片110中的0x8400_0000～0x87FF_FFFF传输至图像处理芯片120中的0x0000_0000，将变换区域(c)的目的地地址设置成变换区域(c')。由于该设置类似于图4A所示的图像处理芯片120中的变换区域(c)，因而在此省略对该设置的说明。利用该设置，能够将分配给控制器芯片110中的0x8400_0000～0x87FF_FFFF的地址空间的第一数据，传输至图像处理芯片120中0x0000_0000～0x03FF_FFFF的空间。

在以上述方式传输第一数据之后，将变换区域(c)的目的地地址改变成变换区域(c”)中的设置值。将目的地地址从0x0000_0000改变成0x0400_0000。 然后，在改变目的地地址之后，传输被分配给控制器芯片110中的0x8400_0000～0x87FF_FFFF的地址空间的第二数据。能够将分配给控制器芯片110中的0x8400_0000～0x87FF_FFFF的地址空间的第二数据，传输至图像处理芯片120中从0x0400_0000起的64MB空间。

接着说明从控制器芯片110向图像处理芯片130的数据传输。

进行设置以经由图像处理芯片120将分配给控制器芯片110中的0x8800_0000～0x8BFF_FFFF的地址空间的数据传输至图像处理芯片130。在不进行改变的情况下使用图像处理芯片120中的变换区域(d)的设置，并且将图像处理芯片130中的变换区域(b)的目的地地址设置成变换区域(b')。由于该设置与图4A所示的图像处理芯片120中的变换区域(d)和图4B所示的图像处理芯片130中的变换区域(b')相同，因而这里省略对该设置的说明。利用该设置，能够将分配给控制器芯片110中的0x8800_0000～0x8BFF_FFFF的地址空间的第一数据，传输至图像处理芯片130中从0x0000_0000起的64MB空间。

在以上述方式传输第一数据之后，CPU 111或者CPU 121基于该数据，将变换区域(b')中的设置改变成变换区域(b”)中的设置值。具体地，将目的地地址从0x0000_0000改变成0x4000_0000。然后，在改变目的地地址之后，传输分配给控制器芯片110中的0x8800_0000～0x8BFF_FFFF的地址空间的第二数据。经由图像处理芯片120，能够将第二数据传输至图像处理芯片130中从0x0400_0000起的64MB空间。

如上所述，在数据传输之后改变内部通信寄存器部中的寄存器的目的地地址，这使得能够在从控制器芯片110向图像处理芯片130的传输中，将数据传输至大于64MB的地址空间的区域(总共128MB)。类似地，同样在从控制器芯片110向图像处理芯片120的传输中，使用变换区域(c')中的设置和变换区域(C”)中的设置值，这使得能够将数据传输至大于64MB的地址空间的区域。

换句话说，动态改变目的地地址，这使得能够在芯片之间传输超过地址 变换区域的数据量。

现参考图7A～7C，说明图像处理设备100的示例性序列。

图7A～7C是示出图像处理设备100的启动序列的流程图。

在接通控制器芯片110、图像处理芯片120和图像处理芯片130的电源时，开始改启动序列。响应于控制器芯片110、图像处理芯片120和图像处理芯片130的电源的接通，这些芯片处于通信状态。

参考图7A，在步骤S701，当在控制器芯片110的电源的接通之后，控制器芯片110的电源状态稳定时，将连接至控制器芯片110的复位端子的复位信号从低电平改变成高电平。结果，解除控制器芯片110的复位。

在步骤S702，响应于控制器芯片110的复位解除，解除控制器芯片110中的CPU 111的复位。

在步骤S703，解除了复位的CPU 111从ROM 117读出启动程序以初始化控制器芯片110。

在步骤S704，设置内部通信单元113中的内部通信寄存器部214。在步骤S705，设置内部通信单元113中用于地址变换的源起始地址寄存器215至目的地起始地址寄存器217。在将数据从图像处理芯片120或者图像处理芯片130传输至控制器芯片110的情况下，使用这些设置。以与从控制器芯片110向图像处理芯片120和图像处理芯片130的数据传输相同的方式，能够将数据从图像处理芯片120或者图像处理芯片130传输至控制器芯片110。

在步骤S706，CPU 111使得控制器芯片110中的端子控制单元119将与图像处理芯片120和图像处理芯片130的复位端子连接的控制器芯片的端口从低电平设置成高电平。

在步骤S721，解除图像处理芯片120的复位。在步骤S731，解除图像处理芯片130的复位。在解除图像处理芯片120和图像处理芯片130的复位时，图像处理芯片120中的第一内部通信单元122处于重复训练与内部接口181的 链接的状态，并且图像处理芯片130中的第一内部通信单元132处于重复训练与内部接口182的链接的状态。

在步骤S707，控制器芯片110中的CPU 111设置内部通信单元113以开始利用内部接口181的链接处理。控制器芯片110中的内部通信单元113和图像处理芯片120中的第一内部通信单元122开始经由内部接口181的PCI-E链接处理。

在步骤S708，判断是否完成了链接处理。如果完成了链接处理(步骤S708为“是”)、并且与内部接口181的通信准备就绪，则序列进入图7B的步骤S710。

参考图7B，在步骤S710和步骤S723，控制器芯片110中的CPU 111经由内部接口181将源起始地址寄存器225设置成用于图像处理芯片120的第一内部通信单元122中的地址变换的目的地起始地址寄存器227。例如，这里使用图4A中(a)的设置。

在步骤S750，初始化图像处理芯片120中的RAM 125。通过提交从CPU111向地址0x8000_0100的传输请求，进行初始化。通过经由内部接口181利用图像处理芯片120中的接收地址变换部223将地址0x8000_0100变换成地址0x9000_0100、并且将地址0x9000_0100写入图像处理芯片120的RAM控制器单元124中的寄存器中，来进行该传输。

在步骤S751，根据在步骤S750所写的设置值，初始化RAM控制器单元124和RAM 125。这样使得RAM 125可使用。

在步骤S711，将用于图像处理芯片120的程序数据传输至图像处理芯片120中的地址0x0000_0000。具体地，使用地址0x8400_0000作为起始地址，将存储在ROM 117中的数据从控制器芯片110传输至图像处理芯片120。

在步骤S724，如图6A和6B所示，通过地址变换，将程序数据从图像处理芯片120中的地址0x0000_0000写入地址空间中。将从地址0x0000_0000起的地址空间，映射至与主总线128连接的RAM控制器单元124，并且最终被写 入RAM 125中。地址0x0000_0000对应于图像处理芯片120中的CPU 121的引导向量(boot vector)。

在步骤S712，控制器芯片110中的CPU 111解除图像处理芯片120中的CPU 121的复位。具体地，从CPU 111向地址0x8000_00000提交传输请求。通过经由内部接口181利用图像处理芯片120中的接收地址变换部223将地址0x8000_00000变换成地址0x9000_0000、并且将地址0x9000_0000写入图像处理芯片120的复位控制单元129中的寄存器中，来进行该传输。在步骤S725，复位控制单元129基于所写的数据解除CPU 121的复位。

在步骤S726，解除了复位的CPU 121读出存储在RAM 125中的启动程序以初始化图像处理芯片120。

控制器芯片110中的CPU 111和图像处理芯片120中的CPU 121处于下面的状态：CPU 111和CPU 121能够通过上述步骤根据这些程序来运行。

接着启动图像处理芯片130。

由于图7B和图7C所示的、通过控制器芯片110所进行的用于图像处理芯片130从S714到S720的步骤，与通过控制器芯片110所进行的、如上所述的用于图像处理芯片120的从S705到步骤S712的步骤相同，因而这里省略对步骤S714～S720的说明。在步骤S770，CPU 111改变图像处理芯片120中的地址变换设置。具体地，CPU 111将地址变换设置从变换区域(c')中的设置改变成图6B中的变换区域(c”)。根据数据处理的内容将地址变换设置改变成预定值，这样使得能够将数据传输至不是程序区域的区域。

在步骤S771，改变图像处理芯片130中的地址变换设置。具体地，将(b')中的设置改变成图6B的(b”)中的设置。改变地址变换设置，这使得能够将数据传输至不是程序区域的区域。

在第一实施例中，可以利用一个ROM启动三个芯片。另外，将用于程序传输的地址变换设置改变成用于数据传输的地址变换设置，这样使得能够 确保芯片之间的图像数据传输区域。

根据第一实施例，可以在通过使用多个芯片保持低成本的同时提高处理速度。

其他实施例

本发明不局限于上述实施例。例如，尽管在上述实施例中，说明了相互连接三个芯片的结构，但是本发明不局限于该结构。本发明可应用于使用四个以上的芯片的结构。

尽管在上述实施例中，将地址变换部设置在接收侧，但是地址变换部的配置不局限于此。可以针对发送设置地址变换部。

尽管在上述实施例中说明了从控制器芯片的传输，但是传输不局限于此。例如，本发明可应用于从图像处理芯片1至主芯片的传输。本发明还可应用于从图像处理芯片2至图像处理芯片1的传输和从图像处理芯片2至控制器芯片的传输。

尽管在上述实施例中说明了两个图像处理芯片具有相同结构的例子，但是本发明不局限于此。相互串联连接的图像处理芯片可以具有不同结构。

尽管在上述实施例中，控制器芯片具有不同于图像处理芯片的结构的结构，但是本发明不局限于此。控制器芯片和图像处理芯片可以具有相同结构。

尽管在上述实施例中，内部接口181和182各自均是PCI-E接口，但是本发明不局限于此。可以使用任意接口，只要能够建立对等(peer-to-peer)连接即可。

尽管参考典型实施例说明了本发明，但是应该理解，本发明不局限于所公开的典型实施例。所附权利要求书的范围符合最宽的解释，以包含所有这类修改、等同结构和功能。