用于调节通带带宽的具有外部和内部信道器的M路滤波器的制作方法

以下的描述涉及集成电路器件(“ic”)。更具体地说，以下的描述涉及适合于ic的用于调节通带带宽的具有外部和内部信道器的m路滤波器。

背景技术：

数字上变频器(“duc”)和数字下变频器(“ddc”)是众所周知的用于信号处理的电路。通常而言，在被输入到duc的数模转换器(“dac”)之前，已调制的数字输入信号会先被向上变频，并且通常而言，已调制的模拟输入信号会被输入至ddc的模数转换器(“adc”)，以用于该ddc随后进行的数字下变频。

多载波信号的整个带宽通常与该多载波信号的分量载波的总带宽的总和，也就是该分量载波的通带，成比例。此外，这种分量载波的通带可能大于或小于采样频率fs除以分量载波的数量m。这种非原始的(non-native)分辨带宽fs/m在此总体被称作“任意通带带宽”。

因此，提供一种用于多信道或多频段信号的m路滤波器是期望的并有用的，其能够被调节至分量载波的任意通带带宽。

技术实现要素：

一种大体涉及信号滤波的装置。在该装置中，外部多相滤波器被配置为接收输入信号，并且被配置成将所述输入信号信道化(channelized)为被外部滤波的采样。外部傅里叶逆变换模块被耦接至所述外部多相滤波器，并且被配置为将所述被外部滤波的采样变换为粗多路径输出。内部多相滤波器被耦接至所述粗多路径输出的一个路径以用于从所述路径接收信息，并且被配置为生成从所述路径获得的所述信息的被内部滤波的采样。所述被内部滤波的采样用于将与被外部滤波的采样相关联的通带的边缘移向所述通带的中心。

一种大体涉及信号信道化的装置。在该装置中，外部分析信道器(channelizer)被配置为接收输入信号并将所述输入信号信道化，以生成粗多路径输出。内部分析信道器，其被耦接至所述外部分析信道器以接收所述粗多路径输出的第一部分，并且被配置为将所述粗多路径输出的第一部分信道化为精多路径输出，以将关联的通带边缘移向所述通带的中心。所述通带与所述粗多路径输出相关联。所述通带的边缘与所述粗多路径输出的第一部分相关联。多个延迟，其被耦接至所述外部分析信道器以接收所述粗多路径输出的第二部分，并且被配置为延迟所述粗多路径输出的第二部分以生成延迟的多路径输出。

一种大体涉及信号滤波的方法。在该方法中，获取具有多个载波或频带的输入信号。用路径滤波器的外层对所述输入信号进行第一次信道化，以生成粗多路径输出。用所述路径滤波器的内层对所述粗多路径输出的一部分进行第二次信道化，以生成精多路径输出。延迟所述粗多路径输出的剩余部分。将所述精多路径输出组合成路径输出。输出被延迟的所述粗多路径输出的剩余部分和所述路径输出，以作为合并的多路径输出。所述第二次信道化用于移动与所述粗多路径输出的整体相关联的通带的边缘。

通过考虑下文的具体实施方式和权利要求，可以认识到本申请的其他特征。

附图说明

附图显示了示例性的装置和/或方法。然而，附图不应当被视为限定权利要求的范围，其仅仅用于解释和理解。

图1是描绘了示例性的常规复合波形的频谱图；

图2是描绘了示例性的常规离散时域信号的频谱图；

图3是描绘了示例性的任意通带带宽分辨率的信道器的框图，该信道器具有嵌套的外层和内层信道器；

图4是描绘了示例性的数字上变频路径的框图；

图5-1是描绘了示例性的分析滤波器组的外部信道器的框图；

图5-2是描绘了示例性的分析滤波器组的内部信道器的框图；

图6-1是描绘了示例性的合成滤波器组的外部合成器的框图；

图6-2是描绘了示例性的合成滤波器组的内部合成器的框图；

图7-1至7-3是分别的信号图，其描绘了对由内层信道器调整过的外层信道频带的通带的右侧边缘进行调整的演进；

图8是描绘了示例性的列状现场可编程门阵列(“fpga”)架构的简化框图；

图9是描绘了示例性的信号处理流程的流程图；

图10至12是分别的流程图，其描绘了图9的信号处理流程中的各个操作的示例性信号处理子操作。

具体实施方式

在下面的描述中，阐明了许多具体细节，以对在此描述的具体实施例提供更为透彻的描述。然而，对于本领域的技术人员来说，可以在没有下面给出的所有具体细节的情况下实践这些实施例的一个或多个其他实施例和/或变化。在其他情况下，没有对公知的特征进行详细描述，以便不影响对本申请实施例的描述。为了便于展示，相同的数字标号被用于不同的图表，以指代相同的部分；然而在替代的实施例中，这些部分可能不同。

在此描述了示例性的装置和/或方法。在此使用的词汇“示例性”意思是“用作示例、实例或者表示”。在此被描述成“示例性”的任何示例或者特征不一定被解释成相较于其他示例或者特征更优选或者更为有利。

在一些附图中说明性地描绘了实施例，在描述这些实施例之前，提供了概述以便深化理解。

m路滤波器的通带带宽通常是输入采样率的1/m。在多相的m路滤波器中，相邻信道的带宽(例如，整数k)可以被合并以合成一个滤波器，所合成的滤波器的带宽等于采样率的1/m的整数倍，这在数学上可以被表达成k/m乘以fs。然而在一些情况下，作为设计目标的合成的滤波器的带宽可以不必是fs/m的整数倍。换句话说，在这些情况下，作为设计目标的合成的滤波器的带宽是fs/m的非整数倍。因此，在一些应用中，例如duc或ddc的m路滤波器可能必须要支持不同于fs/m的整数倍的带宽。

当m路信道器的k个分析信道将被合并，以合成目标复合带宽时，以下方式可以引起复合带宽的改变：改变k，其中k是覆盖(span)设计目标带宽的信道滤波器组的数量；和/或增大m以减小信道器带宽fs/m的粒度(即，提供更精细的调谐能力)。通常而言，增大m意味着增加原型滤波器的长度和增加多相滤波器中路径的数量，此外，还增加信道器idft的大小和增加合成滤波器的传输延迟。不幸的是，更长的滤波器增加了额外的开销复杂度。此外，多频段或多载波信号的带宽信道化通常不是用多相滤波器执行的，在该多相滤波器中，信道化的带宽是不同的，其小于或大于采样频率除以信道或载波的数量m。与使用多相滤波器方法相比，这意味着使用较贵的处理链。

通常的m路多相滤波器提供了一种计算上高效的方法，这种方法将频谱信道化成m个子信道，每个子信道提供fs/m的带宽，其中fs是输入信号采样率，m是大于1的正整数，fs/m是原始通带带宽(nativepassbandbandwidth)。换句话说，只要每个有用信号(signalofinterest)具有的带宽与fs/m相当，也就是信道化的带宽与原始分辨率带宽相同，那么就可以使用传统的m路多相滤波器。

然而，如果有用信号具有的带宽没有与fs/m相当或者不是源自于fs/m，那么通常的m路多相滤波器就不能被用于信道化，因为没有能力调谐至信道滤波器的通带带宽，即调谐至任意通带带宽。在过去，多相滤波器对于一些应用无法提供足够精细的带宽变化。因此，由于缺乏粒度或调谐分辨率的小的增量，具有与复合带宽kfs/m不同的固定带宽的多相滤波器意味着，相比于更加传统的具有更多计算工作负载和其他开销的架构，使用这种多相滤波器没有优势。

因此，多相分析滤波器和合成滤波器具有的固定带宽大于或小于一个或多个组合信号，这意味着不能使用这种多相滤波器用于具有任意通带带宽的复合信号。换句话说，传统的多相信道器不能支持信道带宽是任意通带带宽的信道器，即不能匹配这种传统的多相信道器的原始分辨率带宽fs/m。

如以下具体描述的，m路分层(tiered)多相分析滤波器和多相合成滤波器可以被用于信道化，即使没有与信道化的m个子信道的原始分辨带宽fs/m相匹配。这种功能可以被用于任意通带带宽，以供信道器进行分辨，其中该信道器具有的复合滤波器带有精带宽分辨率。因此，多相滤波器可以具有总通带，并且这种任意通带带宽可以在其至少一个端部或边缘被精细化，以适应具体应用的带宽。这种精细化可以被提供为在通带边缘或者靠近该通带边缘进行多相滤波的另一层，而不是贯穿整个通带进行。换句话说，通过调节多相滤波器的总通带输出的至少一个边缘，由于具有调谐至信道滤波器通带的能力，m路多相滤波器因此可以被用于信道化。

这种分层分析与合成滤波器组可以被用于构建用于duc和ddc的信道器。尽管下面将另外详细描述的用于duc的信道器是由多个基带信号来提供复合信号的，但是根据该描述，也可以得到ddc的逆向操作，其用于将接收到的复合信号信道化为它的多个基带信号。因此，例如，在发送端，可以用duc将多个数字载波信号数字地向上变频，以提供复合信号用于输入至dac以供后续传输，并且在接收端，在通过adc之后，可以用ddc将该复合信号数字地向下变频，以提供组成的载波信号。

该输入信号可以被信道化以用于由例如duc传送/向上传输(uplinking)，或者用于由例如ddc接收/向下传输。此外，该输入信号可以被信道化以用于电缆网络、硬连线计算机网络和/或无线网络的通信媒介的传送或接收。这种信道化可以被用于解析分量信号，例如多载波信号中的载波，多子载波信号中的子载波，或者多频带信号中的频带。

牢记上面的总体理解，下面描述用于多相路径滤波的各种配置。

图1是频谱图，其描绘了示例性的常规复合带宽或频谱(“复合带宽”)10。在该实施例中，复合带宽10包括一个被频移的基带输入频谱，其范围由信道13-1至13-3(即信道13)覆盖。在该实施例中，信道13的频率彼此之间串接地相邻，其中滤波器的过渡带大致在半振幅水平处相交。然而，例如在另一实施例中，在两个或多个信道13之间可能具有间隙。信道13-1至13-3具有对应的可用频谱16-1至16-3(即，频谱16)。复合带宽10可以是多频带/多载波信号。

这仅是复合波形的一个示例，因此可以使用复合波形的其示例。通常而言，对于复合带宽10，至少存在两个信道13，这两个信道13的频率至少彼此接近。在该实施例中，每个这种信道13的包络大致相同，不管是沿着y轴12的振幅还是沿着x轴11的频率。然而，在另一示例中，包络彼此之间可以不同，可以是振幅或频率中的一个不同，或者是振幅和频率都不同。进一步，在该示例中，每个信道13的滚降频带(roll-offband)靠着或重叠于频率上相邻的信道，以在可用的频谱之间提供排除频带(exclusionband)。然而，在另一示例中，频率上相邻的滚降频带可能在频率上彼此隔开，以提供相应的排除频带14。

正交频分复用技术(“ofdm”)可以被用于数字电视、无线局域网、蜂窝网络以及其他应用。在美国，符合电缆数据服务接口规范(docsis)3.0的电缆网络使用单载波的正交调幅(“qam”)，其占用了一切可用的频谱。然而，其他国家的数字视频广播公司已经使用了ofdm。美国下一代的电缆网络可能符合docsis3.1规范，它的标准中增加了使用多载波的ofdm。多载波ofdm可以具有复合信号10，举例说明为了更为清楚而非为了限制的目的，这里假设复合信号10可以用于多载波ofdm；然而，可以使用其他形式的调制。

并非像在单载波qam的电缆网络中单个载波使用所有可用的频谱或带宽(“w”)，在使用ofdm的电缆网络中，这种频谱可以被分成m个窄带(“w/m”)或子载波(“信道”)。因此，数据可以被分成多个数据流，其中每个数据流可以在n个窄带的分别的频带上传输和接收。可以使用离散傅里叶逆变换(“idft”)将用于ofdm的数据从离散频域转换至离散时域，其可以被实现为快速傅里叶逆变换(“ifft”)。相反地，可以使用离散傅里叶变换(“dft”)将用于ofdm的数据从离散时域转换至离散频域，其可以被实现为快速傅里叶变换(“fft”)。

由于信道带宽可能大体小于电缆带宽，因此在相同的电缆上行或下行馈送(feed)上可能有许多信道。因此，为了更为清楚而非为了限制，可以假设信道13-1至13-3的总带宽大体小于总电缆带宽。

此外，电缆带宽可能随使用的线缆传送介质变化而变化。例如，取决于其是光纤还是铜线，以及该线缆布线的尺寸，线缆传送介质的吞吐量或带宽可能会发生变化。此外，任何耦合电缆传送介质的中间节点以及使用率，都可能影响吞吐量。此外，不同的信道可能具有不同的分辨率(resolution)和/或帧率，因此信道可能具有不同的带宽需求。例如，高清电视(“hdtv”)信道使用的带宽可能比标清电视(“sdtv”)高，而增强清晰度电视(“edtv”)使用的带宽的量介于hdtv和sdtv的用量之间。

因此，对于不同市场的电缆广播公司来说，根据用于通过线缆介质传送和/或接收的信道滤波提供一定的灵活性是十分有用的。然而，以下的描述不限于线缆介质，其可以被在其它形式的有线传输和/或接收，和/或被用于无线传输和/或接收。再次，电缆传输和接收的实施例是为了更为清楚而非为了限制。

信道13-1至13-3中的每个信道都可能是空腔或者离散频谱空间，在空腔或者离散频谱空间中提供了n点idft的离散时域信号。具有间隔开的中心频率的信道13-1至13-3中的每个信道都可以被用于传输分别的离散时域信号。

为了更为清晰的说明而非限制性的，举例说明，图2是信号图，其描绘了示例性的常规离散时域信号40。沿着时间x轴44和振幅y轴12描绘了离散时域信号40。离散时域信号40包括idft采样43。为了更为清晰的说明而非限制性的，可以假设idft具有ifft，以提供ifft输出采样43。

可以通过输入并行数据流来获得ifft输出采样43，例如从视听(“av”)输入至ifft模块。为了更为清晰的说明而举例说明，即使在下文中描述了av输入作为一种数据输入形式，但是也可以使用任何类型的数据输入。然而，对于该实施例，可以假设数据可以被封包化，包括但不限于互联网协议数据包。

每个ifft输出采样43都可以是该av输入的总信号采样。该信号采样的总和可能会形成ifft输出采样43的正振幅的ifft输出采样41，或者该信号采样的总和可能会形成ifft输出采样43的负振幅的ifft输出采样42。该ifft模块可以在单个操作中执行调制和复用，以用于ifft输出采样43的输出。ifft模块的采样的数量或者点可以是一个设定的数字。线缆头端的调制器的ifft模块的输出可以被拿来用于耦接rf端口，rf端口可以对应于线缆的传输介质。因此，可以将多个复合信号传送至使用多个高速dac的rf端口。

用于这些高速dac的常规采样率是4.9152ghz。虽然为了更为清晰而举例说明了在此描述的该采样率，但是可以使用任何不同的采样率。继续该实施例，可以假设，信道13的信道每个信道的信道带宽是192mhz，其中根据docsis3.1，每个可用的频谱带宽是190mhz，而在该可用频谱的任意一边的滚降带宽是1mhz。因此，每个ofdm信号或者信道13的有用信息的覆盖的频率范围是190mhz。可以使用这些或其它的带宽。

因此，对于由三个信道13组成的该示例，有三个192mhz宽度的基带ofdm信号将被准备作为复合信号输入至dac，以用于在4.9152ghz频率下进行采样。虽然下面的描述针对的是采用duc的上变频，但是根据下面的描述同样也可以使用采用ddc的下变频。

通过将常规的路径滤波器替换成如下所述的路径滤波器，常规的数字上变频路径可以被转换为具有较小花销的数字上变频路径，其可用于docsis3.1或者另外的数字上变频应用。换句话说，通过使得多相滤波器能够调谐至目标信道滤波器带宽，可以提供例如用于duc或ddc的信道器，这种信道器具有与多相滤波相关联的高效性，并且不必依靠专用滤波器。

图3是方框图，其描绘了示例性的任意通带带宽分辨率信道器(“信道器”)100，该信道器100具有外层信道器和嵌套的内层信道器。信道器100可以被用于对输入信号101进行滤波和上变频或上采样。可以在duc中实现信道器100，以用于数字上变频。

输入信号101可以包括多个基带信号和/或多个载波信号。一般而言，输入信号101可以被认为是多载波/多频带信号。输入信号101的组成分量，例如信道或频带(“通带”)，可能分别被外部分析信道器110的转接器111转接，以用于多相滤波。外部分析信道器110可以用于接收输入信号101并将输入信号101信道化，以提供多路径输出105。多路径输出105可以包括输入信号101的多个离散滤波采样，也即粗多路径输出。输入信号101的多个离散滤波采样可以被认为是总通带的粗频率点(bin)或者频率分量。如下另外详细描述的，这些频率分量中的至少一个可以被精细化以用于调整(tailor)截止频率。举例说明为了更为清晰而非限制性的，截止频率在多相滤波器的总通带的两端都被精细化，而多相滤波器通常是用于不同频率通带的滤波器组，这些滤波器组作为整体提供了总的通带。

转接器111将输入信号101的组成频带或信道(“通带”)一次一个地提供给外层m路分析模块112，外层m路分析模块112可以由多相滤波器和ifft实现，正如下面另外详细描述的。转接器111将输入节点103分别耦合至输入端口133。外层m路分析模块112可以对被滤波的采样进行多相滤波和变换，以提供m路输出，即m点的输出。

因此，举例说明为了更为清晰而非限制性的，可以假设输入信号101的通带被采样，以提供128个采样，也即多路径输出105的128个路径，从路径105-1至路径105-m，在本实施例中m等于128。在其他实施例中，m可以是小于或大于128的正整数。在该实施例中，m路输出较高的64个路径用于正的频率，而m路径输出的较低的64个路径用于通带的负的频率，也即正和负是参考该通带的中心频率。

在该具体实施方式中，可选地将最高的路径105-1用作保护频带路径，并且可选性地将最低的路径105-m用作保护频带路径。虽然只有一个路径被用于为较高频率保护和较低频率保护的保护频带，但是在其他实施方式中可以使用多于一个频带的路径。此外，在另一实施方式中，保护频带可能被偏移至频率的某一边或另一边。

在该实施例中，次高路径105-2和次低路径105-(m-1)被用于调整被采样的通带的转角频率，即边缘。内部分析信道器120-1可以被耦接至路径105-2，以接收和信道化多路径输出105的正频率部分，从而提供多路径输出106的正的转角频率或边缘部分。内部分析信道器120-2可以被耦接至路径105-(m-1)，以接收和信道化多路径输出105的负频率部分，以提供多路径输出106的负的转角频率或边缘部分。内部分析信道器120可以被耦接至多路径输出105的输出，其对应于与总多路径输出105的通带两端的截止频率相关联的频谱。

延迟126具有的延迟对应于内部分析信道器120和内部合成信道器130对(pairs)的总延迟，并且延迟126可以分别耦接至多路径输出105没有被耦接至内部分析信道器120的其他路径。延迟126接收并延迟多路径输出105没有被耦接至内部分析信道器120的一部分，而延迟126可以将这些路径上的“点”的延迟版本提供给外部合成信道器115的外层m路分析信道器113，用于提供多路径输出106的一部分。相应地，经由路径105-1接收信息的延迟126经由路径106-1提供了信息的延迟版本，并且经由路径105-m接收信息的延迟126经由路径106-m提供了信息的延迟版本。

内部分析信道器120-1和120-2可以分别是外部分析信道器110的较小版本。同样地，与内部分析信道器120-1和120-2相对应的内部合成信道器130-1和130-2可以是外部合成信道器115的较小版本。合成信道器可以被认为具有相对于分析信道器的互补操作，即反向信道器。一般而言，合成信道器接收表示通带或其一部分的“点”，并且将这些点合并成复合信号。

内部分析信道器120-1接收来自路径105-2的信息，也就是与正转角频率影响(contribution)相关联的点，并且提供n路精多路径输出107，也就是用于该“点”的多个“点”，其作为输出被输入至内部合成信道器130-1。在该实施例中，多路径输出107是10个路径或点的输出。然而，在其他具体实施方式中，n可以是小于或大于10的正整数。一般而言，m是至少大于n的10的倍数，但是m可以是其它数值。例如，当内部滤波器不是由m路滤波器而是由1路非多相形式的滤波器实现时，m可以是1。

内部分析信道器120-2从路径105-(m-1)接收信息，也就是与负转角频率影响相关联的点，并且提供n路精多路径输出108，也就是用于该点的多个点，其作为输出被输入至内部合成信道器130-2。同样地，在该实施例中，多路输出108是10个路径或点的输出。然而，在其他实施方式中，路径的数量可以是大于1的其他正整数。

多路径输出107可以由内部合成信道器130-1处理，以提供单路径输出106-2。多路径输出108可以由内部合成信道器130-2处理，以提供单路径输出106-(m-1)。路径输出106-2和/或路径输出106-(m-1)可以是频率分量的精细版本，这些频率分量分别对应于路径输出106-2和106-(m-1)上的信息。

输出106-2和106-(m-1)上的信息可以分别对应于在输出105-2和105-(m-1)上的信息的调整。这些调谐的调整可以用于将通带的正的和负的转角频率或边缘朝着通带中心向内移动，以减小该通带的带宽。虽然在此描述了通带的边缘都被向内移动，但是在其他实施方式中，可以只移动了通带的正或负的一边。在该实施方式中，可以使用一对内部分析信道器120和内部合成信道器130。

如在此描述的，通带的精细化只是为了减小路径滤波器的通带。然而，如果要更加通带边缘的更精细化，则n路输出107和/或108中的一个路径可以被耦接，以用于输入至另一内部分析信道器-内部合成信道器对的另外的内部分析信道器以及一组延迟。换句话说，例如，n路的多路径输出107的一个路径可以具有在其上的另一个分析-合成信道器对，也就是位于内部分析信道器120-1和内部合成信道器130-1之间，而同时该n路的多路径输出107的剩余路径具有对应的延迟。可以是多相变换的外层m路分析模块112，以及一个或多个内部分析信道器120，一般可以被认为是“路径滤波器”150。

m路输出106被提供作为外层m路合成信道器113的输入。m路合成信道器113的输出可以分别被转接器114转接至输出加法器104，以用于合并成复合输出信号102的通带。输出端口134可以分别被耦接至输出加法器104，以提供复合输出信号102。输出信号102可以被耦接以输入至dac。

控制器125可以被耦接用于分别向外部分析信道器110、外部合成信道器115、内部分析信道器120-1和120-2以及内部合成信道器130-1和130-2提供控制信号121至124。控制信号121至124一般可以是用于数据排序(sequencing)的开始信号或停止信号。

为了更好地理解多相滤波器是如何被用作路径滤波器以用于docsis3.1的多信道宽频带duc，图4是方框图，其描绘了示例性的数字上变频路径400。基带输入信号s0(n)13-1到sm-1(n)13-m可以分别被输入至对应的乘法器25。出于清楚的目的举例说明，而非是限制性的，假设在m等于24的情况下，每个基带输入信号具有的信道带宽是192mhz，采样率是204.8mhz。

指数或系数exp(jθ0n)31-1至exp(jθm-1n)31-m被分别输入至乘法器25，以用于分别与基带输入信号s0(n)13-1至sm-1(n)13-m相乘，从而生成相互偏移的对应的多组输入采样，以提供复合输入信号149。

这些输入采样在该实施例中被分成两组，每组由60个输入采样组成，每个输入采样被用于正的组和负的组，这些输入信号可以由转接器151进行转接，以作为复合输入信号149而被输入至路径滤波器150。大致如箭头154所示，该复合输入信号149可以被转接，用于被输出到路径滤波器150的一个具有120个采样的输入。路径滤波器150可以是图3中的路径滤波器150的一个实例。

路径滤波器150例如可以包括例如在多相滤波器中的滤波器组153。路径滤波器150的抽头(tap)的长度和数量取决于具体应用。路径滤波器150可以对输入信号(例如复合输入信号149)进行滤波，以向相应的ifft模块35提供输出。在该实施例中，路径滤波器150的输出是120个被滤波的采样，而在该实施例中，相应的ifft模块35将这些采样变换成一个120个点的输出。ifft模块35可以执行逆变换操作，在该实施例中，需要300个操作来提供一个120个点的输出，该输出可以被输入至上采样器36。

上采样器36的输出被提供作为路径滤波器37的输入。用于该实施例的上采样器36可以同样是n等于2880点的ifft模块，也就是24乘以120，以用于1至24的上采样。此外，在该实施例中，上采样器36可以为每个2880点的输出执行24000次操作，或者说每个采样约8.3次操作(即，大约8个抽头)，因此2880个点输出可以被提供给2880路的路径滤波器37。路径滤波器37的每个被滤波的输出可以被转接器55转接至用于组合这些输出的加法器38，正如箭头46所示，从而在总的复合输出信号39中提供一个通带。

一般而言，复合信号39可以是频率转换和频率倍增基带输入信号13-1至13-m的合成。在该实施例中，路径滤波器37的每个输出都是1440个被滤波的输出采样，其中分别对应于信道输出的正频谱和负频谱的两组各1440个被滤波的输出采样被转接至加法器38，以由加法器38形成复合输出信号39。复合输出信号39因此可以具有基带输出信号13的上采样的、频率转换过的正和负的分量频带，这些分量频带绕着中心采样频率分布。

数字上变频路径400以及上述的数值都只是一个示例性的实施方式。在其他实施方式中，可以使用其他实施方式以及这些或其他的数值。然而，通过将常规的路径滤波器置换成在此描述的路径滤波器150，常规的数字上变频路径可以被转变成数字上变频路径400，而数字上变频路径400可以用于docsis3.1或者其它duc应用。

虽然上面的描述是使用多相滤波器用于信道化的上采样，但是具有可调谐的多相滤波器在其他与有限脉冲反应滤波器相关的应用中也十分有用，这些应用包括但不限于抽取和插值。通过提供可调谐的多相滤波器，比常规的“多相变换”具有更加精细的带宽分辨率的“多相变换”可以被提供给duc，以及其他应用。

图5-1是描绘了示例性的分析滤波器组的外部信道器(“外部分析信道器”)110的框图。如前所述，外部分析信道器110可以被实施成多相变换模块501，多相变换模块501具有外层m路分析模块112和外部转接器111。外层m路分析模块112可以包括外部m路多相滤波器(“多相滤波器”)511和外部傅里叶逆变换模块，例如ifft模块512。ifft模块512可以被耦接用于从多相滤波器511接收输入信号101的被滤波的采样518，以提供多路输出105。

图5-2是描绘了示例性的分析滤波器组的框图，也就是内部分析信道器120-1或120-2。该内部分析信道器120可以实施成多相变换模块502，多相变换模块502具有内层n路分析模块510和内部转接器541。内层n路分析模块510包括内部多相滤波器521和内部傅里叶逆变换模块，例如ifft模块522。

转接器541可以被耦接用于经由路径105-2或105-(m-1)接收信息，以将其转接至多相滤波器521。频谱的一部分可以被转接至多相滤波器521的各个滤波器。从该多相滤波器521输出的被滤波的采样519可以被提供作为ifft模块522的输入，以用于提供多路径输出107或108。多路径输出107和108可以分别向对应的内部合成信道器130-1和130-2提供路径输出107-1至107-n和108-1至108-n。

因此，在该实施方式中，内部分析信道器120是外部分析信道器110的等比缩小版本，但是除了输出路径的数量之外还具有一些不同之处。内部信道器和外部信道器都对输入信号进行转接。外部分析信道器110在时域中对数字输入信号进行转接，其中该数字输入信号表示通带，并且内部分析信道器120在时域中对数字输入信号进行转接，该数字输入信号来自由输入分析信道器形成的基带的、下采样的窄带信道，其中该数字输入信号表示来自于该通带一部分的时间序列，也就是，与该通带的转角频率和/或边缘频率相关联的频率范围。

此外，由于m明显大于n，所以外部分析信道器110具有的路径输出远多于内部分析信道器120。然而，通过进一步将通带的一部分信道化，该部分可以更精确或精细地适应输入信号101的转角频率和/或边缘频率。换句话说，实际上内部分析信道器120可以被用于调节外部分析信道器110的输出频带的边缘，以更准确地对齐到输入信号101的目标转角频率和/或边缘频率。

图6-1是描绘了示例性的合成滤波器组的框图，也就是外部合成信道器115。如前所述，外部合成信道器115可以被实施成多相逆变换模块601，多相逆变换模块601具有外层m路合成信道器113和外部转接器114。外层m路合成信道器113可以包括外部傅里叶逆变换模块，例如ifft模块612，以及外部多相滤波器611。ifft模块612可以被耦接用于接收多路输出106，以向多相滤波器611提供上采样的点或指数618。多相滤波器611可以对该指数618进行滤波，从而提供被滤波的采样617以转接给输出加法器，以提供复合输出信号102的通带。

图6-2是描绘了示例性的合成滤波器组的框图，也就是内部合成信道器130-1或130-2。该内部合成信道器可以实施成多相逆变换模块602，多相逆变换模块602具有内层n路合成模块610和内部转接器614。内层n路合成模块610可以包括内部多相滤波器621和内部傅里叶逆变换模块，例如ifft模块622。

内部合成信道器130-1或130-2的ifft模块622可以被耦接以分别经由多路输出107或108接收信息。多路输出107或108可以由对应的ifft模块622进行上采样，以将其从窄带宽的时间序列变换至宽带宽的时域，以用于向多相滤波器621提供多个点或指数616。多相滤波器621可以根据ifft模块622的多点输出提供精细的被滤波的采样619，以将其提供给转接器614。转接器614可以被耦接以接收被滤波的采样619以进行转接，从而为内部合成信道器130-1或130-2分别提供内部多路输出106-2或106-(m-1)。

因此，在该实施方式中，内部合成信道器130是外部合成信道器115的等比缩小版本，其中m明显大于n，所以外部合成信道器115接收的路径输出远多于内部合成信道器130。然而，如前所述，内部合成信道器可以具有更精细或精确的输入，相对于通带的转角和/或边缘频率分量来说。

再一次，如前所述，描述了duc的实施方式。对于ddc的实施方式，使用了反向的操作。因此，adc的输出可以被提供用于对基带进行下采样，从而将adc输出的载波或频带信道化。

图7-1至7-3分别是信号图，描绘了对由内层信道器调整过的外层信道频带的通带带宽(“滤波器频谱”)710的右侧边缘进行调整的示例性的演进。为了更为清晰而非为了限制，通带滤波器频谱710的左侧或相对侧边缘712没有被说明性地描绘。然而，边缘712的任意一边或两边都可以位于或靠近通带滤波器频谱710的两个相对端，并且边缘712的任何一边或两边都可以被调整。如前所述，通带滤波频谱710可以被认为是外部分析信道器110的分析模块的多相滤波器的总的响应或输出。

正如前述，外部分析信道器110的分析模块的多相滤波器的端部滤波器的滤波器输出，被说明性地描绘成通带滤波器频谱720，对于该实施例的目的，其一般被认为是静态的。每个信号图都是一个绘图，该绘图是沿着x轴701的频率相对于沿着y轴702的以分贝为单位的幅度的对数。

参考图7-1，在进行任何调整之前，在通带滤波器频谱710和720中的每一个的右侧的转角频率711和边缘712被彼此相互对齐。然而，在一些应用中，向里(也就是朝通带滤波器频谱710的中心)拉动转角频率711和边缘712是很有用的。例如，如果通带滤波器频谱710具有的带宽宽于使用了外部分析信道器110的应用。

如果外部分析信道器110是外部信道器，例如信道化的第一层，那么如前所述，信道化的内层或第二层可以由内部分析信道器120进行。然而，该第二层信道化不是用于该第一信道化的总输出，而是该第二层信道化位于或靠近总响应的端部，从而向里拉动该总通带滤波器频谱710的转角频率711和边缘712。

参考图7-2和7-3，其说明性地描绘了具有内部分析信道器120的第二层信道化的实施例。通过利用第二层信道化使信道化更为精细，通带滤波器频谱710的滚降，也就是转角频率711和边缘712，可以被向里拉至更接近地对应输入信号的实际带宽的位置，而不是信道器的固定带宽。换句话说，在过去，常规的路径滤波器是离散的带宽。然而，一些应用没有使用与该离散带宽完全对齐的带宽，这意味着比必要的带宽使用了更多的带宽。

通过能够调整通带滤波器频谱710的带宽，路径滤波器可以适应具体应用的带宽。例如对于docsis3.1应用，出于效率考虑，能够使用多相滤波器组是很有用的；然而，如果不能够将路径滤波器带宽调整适应至具体应用，那么正如上文中指出的原因，使用多相滤波器也就被排除在外了。然而，通过提供在此描述的调整带宽的能力，多相滤波器可以被用于docsis3.1应用或者其他应用，在这些应用中多相滤波器在先前是被排除在外。

通过只调整在多相滤波器的一个通带输出的一端或多端上的带宽，在没有精细化该通带输出的其他分量的情况下，就可以提供足够的精细化。因此，增加的开销被限制为带宽的调整。这通常意味着，“宽”带宽的多相滤波器可以被用于以往许多使用“窄”带宽的滤波器的应用。换句话说，通过调制多相滤波器的截止频率，该多相滤波器可以被用于更多的应用。一种应用就是信道器，这是因为信道器不得不满足带宽的规格，而带宽的规格会根据应用的变化而变化。

因为在此描述的一个或多个实施例可以在fpga中实施，所以提供了该ic的详细描述。然而，其他类型的ic可能得益于在此描述的技术。

可编程逻辑器件(“pld”)是众所周知的集成电路类型，可以将其进行编程以执行具体的逻辑功能。一种类型的pld，现场可编程门阵列(“fpga”)，通常包括可编程单元块的阵列。这些可编程单元块可以包括，例如输入/输出模块(“iob”)、可配置逻辑模块(“clb”)、随机存取存储器模块(“bram”)、乘法器、数字信号处理模块(“dsp”)、处理器、时钟管理器、延迟锁定环(“dll”)等。在此使用的“包括”的意思是包括但不限于。

每个可编程单元块通常包括可编程互连和可编程逻辑。可编程互连通常包括大量由可编程互连点(“pip”)互连的不同长度的互连线。可编程逻辑使用可编程元件实现用户设计的逻辑，可编程元件可以包括，例如，信号发生器、寄存器、运算逻辑等。

可编程互连和可编程逻辑通常通过将配置数据流装载到内部配置存储单元而被编程，其中内部配置存储单元定义如何配置可编程元件。可以从存储器(例如，从外部prom)读取配置数据，或者通过外部器件将配置输出写入fpga。各个存储单元的共同状态于是确定fpga的功能。

另一类pld是复杂可编程逻辑控制器件或者cpld。cpld包括两个或多个连接在一起的“功能块”，这些功能块通过互连开关矩阵被连接至输入/输出(“i/o”)资源。cpld的每个功能块包括两层的“与/或”结构，该结构与在可编程逻辑阵列(“pla”)和可编程阵列逻辑(“pal”)器件中使用的结构相似。在cpld中，配置数据通常被存储在非易失性存储器的芯片上，然后被下载至易失存储器以作为初始配置(编程)序列的一部分。

对于所有这些可编程逻辑器件(“pld”)，器件的功能由出于该目的而提供给器件的数据比特进行控制。数据比特可以被储存在易失性存储器(例如，如在fpga和一些cpld中的静态存储单元)、非易失性存储器(例如，如在一些cpld中的闪存)、或者任何其他类型的存储单元中。

通过使用处理层可以对其他pld进行编程，处理层例如可以是金属层，其可以与在器件上的各种元件可编程地互连。这些pld被称作掩膜可编程器件。也能够以其他方式实施pld，例如使用熔丝或反熔丝技术。术语“pld”和“可编程逻辑器件”包括但不限于这些示例性的器件，以及包含只有部分编程的器件。例如，一种类型的pld包括硬编码晶体管逻辑与可编程交换结构的组合，其中可编程交换结构与硬编码晶体管逻辑可编程地互连。

如上所述，高级的fpga在阵列中可以包括几个不同类型的可编程逻辑块。例如，图8展示了fpga架构800，fpga800包括大量不同的可编程单元块，这些可编程单元块包括多千兆位收发器(“mgt”)801、可配置逻辑模块(“clb”)802、随机存取存储器模块(“bram”)803、输入/输出模块(“iob”)804、配置逻辑和时钟逻辑(“config/clock”)805、数字信号处理模块(“dsp”)806、专用输入/输出模块(“i/o”)807(例如，配置端口和时钟端口)，以及其他可编程逻辑808，例如数字时钟管理器、模数转换器、系统监控逻辑等。一些fpga也包括专用处理器块(“proc”)810。

在一些fpga中，每个可编程单元块均包括可编程互连元件(“int”)811，可编程互连元件811被标准化地连接至每个相邻单元块中对应的互连元件的连接，或者从每个相邻单元块中对应的互连元件标准化地连接过来的连接。因此，可编程互连元件合起来共同为示出的fpga实现可编程互连结构。可编程互连元件811也包括连接至相同单元块内的可编程逻辑元件，或者从相同单元块内的可编程逻辑元件接收连接，正如包括在图8顶部的实施例所示。

例如，clb802可以包括可配置逻辑元件(“cle”)812加单个可编程互连元件(“int”)811，可配置逻辑元件812可以被编码成执行用户逻辑。除了包括一个或多个可编程互连元件之外，bram803还可以包括bram逻辑元件(“brl”)813。典型地，单元块内包括的互连元件的数量取决于单元块的高度。在图示的实施例中，bram单元块具有的高度和5个clb相同，但是也可以使用其他的数量(例如，4个)。除了包括合理数量的可编程互连元件之外，dsp单元块806可以包括dsp逻辑元件(“dspl”)814。除了一个实例的可编程互连元件811之外，iob804可以包括，例如两个实例的输入/输出逻辑元件(“iol”)815。本领域的技术人员十分清楚，诸如被连接至i/o逻辑元件815的实际的i/o焊盘，通常不会被局限于输入/输出逻辑元件815的区域。

在图示的实施例中，在管芯(图8所示)中部附近的水平区域被用于配置逻辑、时钟逻辑以及其他控制逻辑。从该水平区域或水平列延伸出来的垂直列809被用于横跨fpga的宽度来分配时钟信号和配置信号。

利用图8中展示的构造的一些fpga可以包括额外的逻辑模块，这些额外的逻辑模块会破坏组成了大部分bram的规则的柱状结构。额外的逻辑模块可以是可编程模块和/或专用逻辑。例如，处理器模块510可以跨越clb和bram的几列。

需要注意的是，图8仅意图展示示例性的fpga架构。例如，一行中逻辑模块的数量、行的相对宽度、行的数量和顺序、行中包括的逻辑模块的类型、逻辑模块的相对大小以及图8的顶部包括的互连/逻辑实施方式都仅仅是示例性的。例如，在实际的fpga中，无论clb出现在哪里，通常都包括不止一个相邻行的clb，以促进用户逻辑的高效实现，但是相邻clb行的数量会随fpga的整体大小而变化。

图9是描绘了示例性的信号处理流程900的流程图。信号处理流程900根据的是上面描述的用于调整通带带宽的具有外部和内部多相变换的路径滤波器，同时参考图3至9对信号处理流程900进行的进一步的描述。相应地，可以在具有专用资源和/或现场可编程硬件资源的硬件中实施信号处理流程900。

在步骤901，例如由发送器，可以获得具有多个载波和频带的输入信号101。在步骤902，输入信号101可以被由外层的路径滤波器150变换成信道化的输入，以生成粗多路径输出105。

在步骤904，粗多路径输出105的一部分，例如输出路径105-2或105-(m-1)中的任意一个或两个，可以由内层的路径滤波器150变换成信道化的输入，以生成精多路径输出107和/或108。在步骤904的信道化可以用于移动与总的粗多路径输出105相关联的通带的边缘。在步骤905，精多路径输出107和/或108可以分别被组合成路径输出106-2或106-(m-1)。再次，该内层信道化是用于移动与总的粗多路径输出相关联的通带的边缘。

在操作步骤902、904和905的过程中，粗多路径输出105的剩余部分，也就是剩余的输出路径105-1、105-3至105-(m-2)和105-m，可能在步骤903被延迟，以提供延迟版本或者输出路径106-1、106-3至106-(m-2)、以及106-m，以用于与输出路径106-2和/或106-(m-1)对齐，从而对齐组合的多路径输出106。在步骤906，粗多路径输出105的该延迟的剩余部分以及路径输出106-2和/或106-(m-1)可以作为组合的多路径输出106而被输出。

在步骤907，该组合的多路径输出106可以外部傅里叶逆变换变换成多个指数618。在步骤908，可以使用多相滤波器611对这些指数618进行外部多相滤波，以提供被滤波的采样617。在步骤909，可以对被滤波的采样617进行外部转接，以提供输出信号102。

参考图10，在步骤902的第一信道化可以包括步骤911至913的操作。在步骤911，输入信号101可以被外部转接至多相滤波器511。在步骤912，输入信号101的外部多相滤波可以被执行以提供输入信号101的被滤波的采样518。在步骤913，被滤波的采样518的外部傅里叶逆变换进行的变换可以被执行，以将在时域的采样变频成采样率降低的窄带时域序列，以提供粗多路径输出105。

参考图11，在步骤904的第二信道化可以包括在步骤921至923的操作。在步骤921，粗路径输出105的信息的一部分105-2和/或105-(m-1)可以被内部转接至对应的内部分析信道器120的多相滤波器521。在步骤922，可以执行粗多路径输出105的这些部分的内部多相滤波，以提供与其相对应的被滤波的采样519。在步骤923可以对对应的被滤波的采样519进行内部傅里叶逆变换的变换，以从粗分辨率频域变换成精分辨率频域，从而提供精细化的多路径输出，也就是多路径输出107或108中的任意一个或两个。

参考图12，将第二多路径输出107或108组合成对应的路径输出106-2和/或106-(m-1)可以包括步骤931至933的操作。在步骤931，可以进行内部傅里叶逆变换，以用于将在精细分辨率频域上的精细化的多路径输出107或108中的任意一个或两个变换成对应的在时域上的多个采样616。在步骤932，可以使用对应的内部合成器130的多相滤波器621对这些采样616进行内部多相滤波，以生成被滤波的采样619。在步骤933，可以对被滤波的采样619执行内部转接，以生成对应的路径输出，也就是路径输出106-2和/或106-(m-1)。

虽然前面描述了示例性的装置和/或方法，但是在不背离本发明的范围的情况下，可以设计出根据在此描述的一个或多个方面的其他的或进一步的实施例，本发明的范围由随附的权利要求以及其等同项确定。列出步骤的权利要求没有隐含步骤的任何顺序。商标是它们各自所有人的财产。