用于压缩感知CMOS图像传感器的二维随机序列产生电路的制作方法

本发明属于CMOS图像传感器设计领域，特别是涉及一种用于压缩感知CMOS图像传感器的二维随机序列产生电路及其工作方法。

背景技术：

随机序列序列广泛地运用于通信系统、信息安全、金融建模、经济学仿真和分子动力学等领域。除此之外，在压缩感知成像过程中，为了对像素阵列进行随机读取，随机序列产生电路成为它的一个重要组成部分。

基于软件实现的随机序列发生器的研究已经有着悠久的历史。国内外相关领域的科学家提出了多种伪随机序列生成方法，包括线性同余法、非线性同余法、移位寄存器序列发生器、复合素数发生器和组合发生器等等。在软件层面上，关注的重点在于获取序列的随机性特征，其实质是一种算法的研究。因此，许多随机序列产生算法复杂度高，不利于硬件实现。

相比之下，基于硬件实现的随机序列发生器的研究则要少得多。在诸多方法中，线性反馈移位寄存器(Linear Feedback Shift Register，LFSR)具有结构简单、易于硬件实现等优势，因此在一些面积受限同时又要求有较高工作速度的环境中得到了广泛应用。因此，本发明的所涉及到的硬件随机序列产生电路也是基于LFSR实现的。

申请号为CN102186025，名称为基于压缩感知的CMOS成像测量值获取系统及其方法的专利中介绍了一种典型的基于LFSR随机序列产生器的CMOS图像传感器，其工作过程如图1所示。假设CMOS图像传感器的阵列大小为N×N。那么相应的随机序列产生过程为：第一步，用LFSR产生M×N的随机序列，所需时钟周期数也为M×N，M为观测次数；第二步，在获取每一次观测结果过程中，将N个随机序列分配给行选电路对应的移位寄存器，并且每进行一次测量，行移位器寄存器都需要从LFSR中获取新的N序列，一共需要重复M次操作。

专利CN102186025中所提出的随机序列产生电路结构确实能够用于压缩感知成像，但尚存在改进的空间。第一，需要M×N个寄存器来存储随机序列，占用资源较大，不利于芯片设计中对面积的考虑；第二，整个阵列中只有行体现了随机性，列不具有随机性，因而压缩感知成像只体现在行上。

鉴于硬件随机序列存在的一些问题，本发明提出了一种新的用于压缩感知成像的二维随机序列产生电路，以对相应问题进行改善。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于压缩感知CMOS图像传感器的二维随机序列产生电路及其工作方法，用于解决压缩感知CMOS图像传感器中随机序列产生的问题，采用线性反馈移位寄存器和普通移位寄存器相结合的方法实现了一种序列可调、模式可选、行列均随机(二维)、复杂度低便于硬件实现的随机数产生电路。

为实现上述目的及其他相关目的，本发明提供一种用于压缩感知CMOS图像传感器的二维随机序列产生电路，所述二维随机序列产生电路包括：行线性反馈移位寄存器，用于产生像素行随机数并通过移位的方法传递给触发器组；列线性反馈移位寄存器，用于产生像素列随机数并通过移位的方法传递给触发器组；触发器组，基于接收到的像素行随机数或/及像素列随机数为逻辑门提供输入信号；逻辑门，基于所述输入信号实现对应的数字逻辑，以为整个像素阵列产生所有的随机数。

作为本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路的一种优选方案，所述行线性反馈移位寄存器包括多个D触发器及多个异或门，所述D触发器的变化周期为2n-1，使得其可以取遍1到2ⁿ-1，其中，所述n为正整数。

进一步地，所述行线性反馈移位寄存器的取值为非连续变化，并基于所述异或门随机取遍2ⁿ-1种情况。

作为本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路的一种优选方案，所述列线性反馈移位寄存器包括多个D触发器及多个异或门，所述D触发器的变化周期为2n-1，使得其可以取遍1到2ⁿ-1，其中，所述n为正整数。

优选地，所述列线性反馈移位寄存器的取值为非连续变化，并基于所述异或门随机取遍2ⁿ-1种情况。

作为本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路的一种优选方案，所述逻辑门包括非门、与门、或门、与非门、或非门、异或门及同或门中的一种。

作为本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路的一种优选方案，所述压缩感知CMOS图像传感器被分成多个像素模块，所述触发器组被分成与每个像素模块对应的触发器模块，所述触发器模块包括多个D触发器，各D触发器首尾相连形成一个循环移位寄存器，当接收到时钟信号时，后一个触发器的取值会被前一个触发器中的取值所取代，而第一个触发器中的取值则被最后一个触发器中的取值所取代。

优选地，各触发器模块之间的D触发器互不相连。

优选地，所述CMOS图像传感器的像素阵列大小为M×N，被分成K×K个像素模块，每个像素模块的大小为m×n，其中，m＝M/K，n＝N/K，所述行线性反馈移位寄存器的长度为m，包括有m个D触发器；所述列线性反馈移位寄存器的长度为n，包括有n个D触发器，其中，M、N、K、m、n为正整数。

进一步地，对应于每个像素模块的行线性反馈移位寄存器包括m个D触发器以及m个异或门，对应于每个像素模块的列线性反馈移位寄存器包括n个D触发器以及n个异或门，第一个触发器模块的行/列输入信号由对应的行线性反馈移位寄存器/列线性反馈移位寄存器或由最后一个触发器模块提供，且由一个二选一的选择器决定。

本发明还提供一种用于压缩感知CMOS图像传感器的二维随机序列产生电路的工作方法，包括步骤：

第一步，分别为行线性反馈移位寄存器及列线性反馈移位寄存器分配不同的驱动信号；

第二步，将行线性反馈移位寄存器及列线性反馈移位寄存器均初始化为全1；

第三步，运行i时钟周期，使得行线性反馈移位寄存器及列线性反馈移位寄存器均产生一个初始化随机序列，其中，i≥1；

第四步，将二选一的选择器选通行线性反馈移位寄存器及列线性反馈移位寄存器；

第五步，运行多个时钟周期，使得行线性反馈移位寄存器及列线性反馈移位寄存器的所有D触发器均得到一个数值，且对应的所有的门电路也取得相应的值，其输出组成所要产生的随机序列；

第六步，判断随机序列组成的矩阵是否为满秩矩阵，若为满秩矩阵则进行第七步，否则返回第二步并在第三步中将i的取值加1；

第七步，基于像素阵列各像素被分配的随机码，对CMOS图像传感器进行一次观测，且在一次观测完成之后，序列产生过程将返回到第三步，经过i个时钟周期后，所有像素将会被分配到新的随机码，进而开始下一次观测。

作为本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路的工作方法的一种优选方案，第七步中，设置总的观测次数为I0，随机序列产生次数为I，当I小于I0时则继续步骤返回到第三步，否则停止随机序列产生。

本发明还提供一种用于压缩感知CMOS图像传感器的二维随机序列产生电路的工作方法，包括步骤：

第一步，分别为行线性反馈移位寄存器及列线性反馈移位寄存器分配不同的驱动信号；

第二步，将行线性反馈移位寄存器及列线性反馈移位寄存器均初始化为全1；

第三步，运行i时钟周期，使得行线性反馈移位寄存器及列线性反馈移位寄存器均产生一个初始化随机序列，其中，i≥1；

第四步，将二选一的选择器选通行线性反馈移位寄存器及列线性反馈移位寄存器；

第五步，运行多个时钟周期，使得行线性反馈移位寄存器及列线性反馈移位寄存器的所有D触发器均得到一个数值，且对应的所有的门电路也取得相应的值，其输出组成所要产生的随机序列；

第六步，判断随机序列组成的矩阵是否为满秩矩阵，若为满秩矩阵则进行第七步，否则返回第二步并在第三步中将i的取值加1；

第七步，将二选一的选择器选通在最后一个触发器模块的行触发器及列触发器上，形成循环移位寄存器结构；

第八步，每经历一个时钟周期，循环移位寄存器向后移动一位，使得后一个像素模块下一次观测结果所用到的随机序列为前一个像素模块上一次观测结果所采用的随机序列。

作为本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路的工作方法的一种优选方案，第八步中，设置总的观测次数为I0，随机序列产生次数为I，当I小于I0时则重复进行第八步，否则停止随机序列产生。

如上所述，本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路及其工作方法，具有以下有益效果：

本发明提出了一种用于压缩感知CMOS图像传感器的二维随机序列产生电路及其工作方法，采用线性反馈移位寄存器和普通移位寄存器相结合的方法实现了一种序列可调、模式可选、行列均随机(二维)、复杂度低便于硬件实现的随机数产生电路。本发明结构简单，在压缩感知CMOS图像传感器设计领域具有广泛的应用前景。

附图说明

图1显示为现有技术中的基于压缩感知的CMOS成像测量值获取方法的测量值获取过程，其中，M为测量次数，N为阵列大小，首先用LFSR产生M×N大小的随机序列，然后在每一次测量时分别向行移位寄存器中压入N个随机值，以决定在一次测量过程中参与压缩变换的行，与此同时每一列的压缩求和电路会对所选中行像素求和，即完成线性变换过程。整个随机序列的产生只是为行服务的，列则与随机序列无关。因此这种成像的压缩感知只体现在行而非整个像素模块。

图2显示为本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路的整体电路结构示意图。

图3显示为本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路的行线性反馈移位寄存器/列线性反馈移位寄存器的结构示意图。

图4显示为一种3位的行线性反馈移位寄存器/列线性反馈移位寄存器的具体结构，图5显示为图4所示结构对应的序列变换情况。

图6显示为本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路的模块结构示意图，各模块的随机序列产生电路由m×n个D触发器(m个行触发器和n个列触发器，FF)和m×n个二输入门组成，每个门电路的输入由D触发器提供。

图7显示为本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路的行序列电路结构，RLFSR用来产生行随机数，图中每一列触发器，对应其中一个模块的FFs，列序列电路结果与图7一致，只需将m换作n。

图8显示为本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路的一种工作方法的步骤流程示意图。

图9显示为本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路的另一种工作方法的步骤流程示意图。

图10显示为本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路的工作方法的时序图。

元件标号说明

RLFSR 行线性反馈移位寄存器

CLFSR 列线性反馈移位寄存器

FFs 触发器组的D触发器

LG 逻辑门

Mux 二选一的选择器

S11～S17 实施例1的第一步～第七步

S21～S28 实施例2的第一步～第八步

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图2所示，本实施例提供一种用于压缩感知CMOS图像传感器的二维随机序列产生电路，所述二维随机序列产生电路包括：行线性反馈移位寄存器，用于产生像素行随机数并通过移位的方法传递给触发器组；列线性反馈移位寄存器，用于产生像素列随机数并通过移位的方法传递给触发器组；触发器组，基于接收到的像素行随机数或/及像素列随机数为逻辑门提供输入信号；逻辑门，基于所述输入信号实现对应的数字逻辑，以为整个像素阵列产生所有的随机数。

作为示例，所述行线性反馈移位寄存器包括多个D触发器及多个异或门，所述D触发器的变化周期为2n-1，使得其可以取遍1到2ⁿ-1，其中，所述n为正整数。进一步地，所述行线性反馈移位寄存器的取值为非连续变化，并基于所述异或门随机取遍2ⁿ-1种情况。

作为示例，所述列线性反馈移位寄存器包括多个D触发器及多个异或门，所述D触发器的变化周期为2n-1，使得其可以取遍1到2ⁿ-1，其中，所述n为正整数。优选地，所述列线性反馈移位寄存器的取值为非连续变化，并基于所述异或门随机取遍2ⁿ-1种情况。

作为示例，所述逻辑门包括非门、与门、或门、与非门、或非门、异或门及同或门中的一种。

作为示例，所述压缩感知CMOS图像传感器被分成多个像素模块，所述触发器组被分成与每个像素模块对应的触发器模块，所述触发器模块包括多个D触发器，各D触发器首尾相连形成一个循环移位寄存器，当接收到时钟信号时，后一个触发器的取值会被前一个触发器中的取值所取代，而第一个触发器中的取值则被最后一个触发器中的取值所取代。优选地，各触发器模块之间的D触发器互不相连。具体地，所述CMOS图像传感器的像素阵列大小为M×N，被分成K×K个像素模块，每个像素模块的大小为m×n，其中，m＝M/K，n＝N/K，所述行线性反馈移位寄存器的长度为m，包括有m个D触发器；所述列线性反馈移位寄存器的长度为n，包括有n个D触发器，其中，M、N、K、m、n为正整数。对应于每个像素模块的行线性反馈移位寄存器包括m个D触发器以及m个异或门，对应于每个像素模块的列线性反馈移位寄存器包括n个D触发器以及n个异或门，第一个触发器模块的行/列输入信号由对应的行线性反馈移位寄存器/列线性反馈移位寄存器或由最后一个触发器模块提供，且由一个二选一的选择器决定。

如图2～图7所示，具体地，CMOS图像传感器(CIS)主要像素阵列、读出电路和时序控制等模块组成的。传统CMOS图像传感器在曝光之后会依次读出每个像素的取值。而压缩感知图像传感器则是随机读取整列中的某些像素经过线性变换之后的值，其中最典型的变换就是对随机选中的像素进行求和。因此，随机序列产生电路的任务是决定哪些像素需要在一次测量中进行线性变换。

如图2所示，本实施例提出一种用于压缩感知CMOS图像传感器的二维随机序列产生电路，其整体结构如图2所示。该随机序列产生电路主要由行线性反馈移位寄存器RLFSR、列线性反馈移位寄存器CLFSR、触发器组(Flip-Flop，FFs)和逻辑门(Logic Gate，LG)组成。

所述行线性反馈移位寄存器/列线性反馈移位寄存器均是由一系列D触发器和异或门组成，分别如图3所示。其中D触发器Q1、Q2、…Qn将取遍1到2ⁿ-1，也就是说Q1、Q2、…Qn的变化周期为2n-1。但是，所述行线性反馈移位寄存器/列线性反馈移位寄存器区别于一般累加器，其取值并非连续变化的，而是随机取遍2ⁿ-1种情况。异或门的驱动信号g1、g2、…gn便决定了Q1、Q2、…Qn是如何随机取遍这些值的，图4显示为一种3位的行线性反馈移位寄存器/列线性反馈移位寄存器的具体结构，图5显示为图4所示结构对应的序列变换情况。

触发器组FFs是由一系列D触发器组成。对于每一个触发器模块而言，D触发器是互不相连的，而各个触发器模块对应的D触发器却是首尾相连的，如图7所示。特别地，当第一个触发器的输入由最后一个触发器提供时，将形成一个循环移位寄存器(Circulating Shift Register，CSR)。每当有一个时钟到来，后一个触发器的取值将会被前一个触发器中的取值所取代，第一个触发器中的取值则被最后一个触发器中的取值所取代。

LG是数字电路中的基本单元，主要包括非门、与门、或门、与非门、或非门、异或门和同或门等。借助这些门电路，可以实现对应的数字逻辑。

本实施例提出的用于压缩感知CMOS图像传感器的二维随机序列产生电路的整体结构如图2所示。首先，假设CMOS图像传感器的像素阵列大小为M×N，然后把阵列分成K×K个像素模块(Block)，每个像素模块的大小为m×n，则m＝M/K，n＝N/K。与此同时，所述行线性反馈移位寄存器/列线性反馈移位寄存器用来产生所需随机序列，行线性反馈移位寄存器的长度为m，即有m个D触发器；列线性反馈移位寄存器的长度为n，即有n个D触发器。

另一方面，每个模块的随机序列产生电路由m×n个D触发器(m个行触发器和n个列触发器)和m×n个二输入门组成，每个门电路的输入由D触发器提供，如图6所示。此外，所有模块对应的行、列触发器分别连接在一起，如图7所示。并且，第一个触发器模块的触发器输入由行线性反馈移位寄存器/列线性反馈移位寄存器或者由最后一个输入模块提供，这由一个二选一的选择器决定，如图7所示。当第一个触发器模块的触发器输入由最后一个触发器模块的触发器提供时，图7所示的结构实际上就构成了一个循环移位寄存器。可以看到，CSR的数目为(m+n)个，长度为K×K。图7是行序列产生结构图，列序列与之一致，只有数目略微有所差别(行为m，列为n)。

一个具体的二维随机序列产生电路的各参数举例如下表所示。

如图8所示，本实施例还提供一种用于压缩感知CMOS图像传感器的二维随机序列产生电路的工作方法，包括步骤：

第一步S11，分别为行线性反馈移位寄存器及列线性反馈移位寄存器分配不同的驱动信号g₁、g₂、…g_n；

第二步S12，将行线性反馈移位寄存器及列线性反馈移位寄存器均初始化为全1；

第三步S13，运行i时钟周期，使得行线性反馈移位寄存器及列线性反馈移位寄存器均产生一个初始化随机序列，其中，i≥1；

第四步S14，将二选一的选择器选通行线性反馈移位寄存器及列线性反馈移位寄存器，即第一个触发器模块的触发器输入由行线性反馈移位寄存器及列线性反馈移位寄存器提供；

第五步S15，运行多个时钟周期，使得行线性反馈移位寄存器及列线性反馈移位寄存器的所有D触发器均得到一个数值，且对应的所有的门电路也取得相应的值，其输出组成所要产生的随机序列；具体地，运行K×K个时钟周期，这样所有的D触发器将会得到一个数值。所有的门电路也会取得相应的值，其输出便组成了所要产生的随机序列，即K×K个长度为m×n的随机序列。

第六步S16，判断随机序列组成的矩阵是否为满秩矩阵，若为满秩矩阵则进行第七步，否则返回第二步并在第三步中将i的取值加1；具体地，判断上述的K×K个随机序列组成的矩阵是否为满秩矩阵，若为满秩矩阵则进行第七步，否则返回第二步S12并在第三步S13中将i的取值加一，这里保证随机序列组成的矩阵满秩是为了去除冗余情况，避免出现两个相同的随机序列。

第七步S17，整体上看来，像素阵列中，所有的像素都已经被分配到了一个随机码。基于像素阵列各像素被分配的随机码，对CMOS图像传感器进行一次观测，且在一次观测完成之后，序列产生过程将返回到第三步S13，经过i个时钟周期后，所有像素将会被分配到新的随机码，进而开始下一次观测。

其中，第七步S17中，可以设置总的观测次数为I0，随机序列产生次数为I，当I小于I0时则继续步骤返回到第三步S13，否则停止随机序列产生。

本实施例的用于压缩感知CMOS图像传感器的二维随机序列产生电路的工作方法的系统时序如图10所示，其中，本实施例对应Mux信号关闭序列共享的时序。

如图9所示，为了进一步减小电路实现及控制的复杂度，本实施例还提供另一种用于压缩感知CMOS图像传感器的二维随机序列产生电路的工作方法，包括步骤：

第一步S21，分别为行线性反馈移位寄存器及列线性反馈移位寄存器分配不同的驱动信号g₁、g₂、…g_n；

第二步S22，将行线性反馈移位寄存器及列线性反馈移位寄存器均初始化为全1；

第三步S23，运行i时钟周期，使得行线性反馈移位寄存器及列线性反馈移位寄存器均产生一个初始化随机序列，其中，i≥1；

第四步S24，将二选一的选择器选通行线性反馈移位寄存器及列线性反馈移位寄存器，即第一个触发器模块的触发器输入由行线性反馈移位寄存器及列线性反馈移位寄存器提供；

第五步S25，运行多个时钟周期，使得行线性反馈移位寄存器及列线性反馈移位寄存器的所有D触发器均得到一个数值，且对应的所有的门电路也取得相应的值，其输出组成所要产生的随机序列；具体地，运行K×K个时钟周期，这样所有的D触发器将会得到一个数值。所有的门电路也会取得相应的值，其输出便组成了所要产生的随机序列，即K×K个长度为m×n的随机序列。

第六步S26，判断随机序列组成的矩阵是否为满秩矩阵，若为满秩矩阵则进行第七步，否则返回第二步并在第三步中将i的取值加1；具体地，判断上述的K×K个随机序列组成的矩阵是否为满秩矩阵，若为满秩矩阵则进行第七步，否则返回第二步S22并在第三步S23中将i的取值加一，这里保证随机序列组成的矩阵满秩是为了去除冗余情况，避免出现两个相同的随机序列。

第七步S27，将二选一的选择器选通在最后一个触发器模块的行触发器及列触发器上，形成循环移位寄存器结构；

第八步S28，每经历一个时钟周期，循环移位寄存器向后移动一位，使得后一个像素模块下一次观测结果所用到的随机序列为前一个像素模块上一次观测结果所采用的随机序列。

其中，第八步S28中，设置总的观测次数为I0，随机序列产生次数为I，当I小于I0时则重复进行第八步，否则停止随机序列产生。

本实施例的用于压缩感知CMOS图像传感器的二维随机序列产生电路的工作方法的系统时序如图10所示，其中，本实施例对应Mux信号开启序列共享的时序。

如上所述，本发明的用于压缩感知CMOS图像传感器的二维随机序列产生电路及其工作方法，具有以下有益效果：

本发明提出了一种用于压缩感知CMOS图像传感器的二维随机序列产生电路及其工作方法，采用线性反馈移位寄存器和普通移位寄存器相结合的方法实现了一种序列可调、模式可选、行列均随机(二维)、复杂度低便于硬件实现的随机数产生电路。本发明结构简单，在压缩感知CMOS图像传感器设计领域具有广泛的应用前景。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。