对相关申请的交叉引用
2015年09月25日提交的、标题为“图像传感器、堆叠图像传感器、图像处理装置和制造图像传感器芯片封装的方法”的第10-2015-0137104号韩国专利申请通过引入整体并入于此。
这里描述的一个或多个实施例涉及一种图像传感器、堆叠图像传感器、图像处理装置和制造图像传感器芯片封装的方法。
背景技术：
图像传感器将光学图像转换为电信号。图像传感器的示例包括电荷耦合器件(ccd)图像传感器和互补金属氧化物半导体(cmos)图像传感器。在coms图像传感器中，每个像素将从光电二极管输出的信号电荷转换为电压。多个晶体管可以用于执行转换。当前用于制造coms图像传感器的方法复杂而昂贵和/或具有其他缺点。
技术实现要素：
根据一个或多个实施例，一种图像传感器包括：像素阵列，其包括多个像素；以及外围电路，其电连接到该像素阵列，其中该外围电路包括逻辑块和用于当该逻辑块是缺陷块时替代该逻辑块的至少一个冗余块。该外围电路可以包括修复电路，其用于基于该逻辑块或该至少一个冗余块的测试结果选择该逻辑块或该至少一个冗余块中的一个。该修复电路可以包括：缺陷块存储区域，其用于存储指示测试该逻辑块或该至少一个冗余块的结果的缺陷块信息；以及修复逻辑，其用于基于该缺陷块信息选择该逻辑块或该至少一个冗余块中的一个。该缺陷块存储区域可以包括一次性可编程(otp)存储器块或熔丝块。
该外围电路可以包括多个逻辑块，该修复电路可以包括分别对应于各逻辑块的多个修复逻辑，并且每个修复逻辑可以基于测试对应逻辑块的结果选择该对应逻辑块或者用于该对应逻辑块的冗余块。
该外围电路可以包括多个逻辑块，并且该修复电路可以包括基于测试逻辑块的结果选择该逻辑块或对应冗余块中的至少一个的修复逻辑。该像素阵列可以在第一晶片上，该外围电路可以在第二晶片上，第一晶片可以垂直地堆叠在第二晶片上。该像素阵列可以在晶片的第一区域上，并且该外围电路可以在晶片的第二区域上。该逻辑块可以包括用于选择像素中的至少一个的行驱动器，并且该至少一个冗余块可以包括用于替代该行驱动器的至少一个冗余行驱动器。
该逻辑块可以包括相关双采样(cds)块，其用于对该像素阵列输出的像素信号执行cds操作并且输出cds像素信号，并且该至少一个冗余块可以包括用于替代该cds块的至少一个冗余cds块。该逻辑块可以包括比较器块，用于比较该cds像素信号与斜坡信号并且输出比较信号，并且该至少一个冗余块包括用于替代该比较器块的至少一个冗余比较器块。
该逻辑块可以包括模拟到数字转换器(adc)块，用于响应于时钟信号计数该比较信号并且输出数字数据，并且该至少一个冗余块可以包括用于替代该adc块的至少一个冗余adc块。该逻辑块可以包括以帧为单位的存储数字数据的缓冲器，并且该至少一个冗余块可以包括用于替代该缓冲器的至少一个冗余缓冲器。
该逻辑块可以包括用于生成该斜坡信号的斜坡信号发生器，并且该至少一个冗余块可以包括用于替代该斜坡信号发生器的至少一个冗余斜坡信号发生器。该逻辑块可以包括用于生成控制该cds块的操作的定时信号的定时发生器，并且该至少一个冗余块可以包括用于替代该定时发生器的至少一个冗余定时发生器。
根据一个或多个其他实施例，一种堆叠图像传感器包括：第一芯片，其包括多个像素的像素阵列；以及第二芯片，其电连接到该像素阵列，并且包括逻辑块和用于当该逻辑块是缺陷块时替代该逻辑块的至少一个冗余块，其中第一和第二芯片垂直地堆叠。第一芯片可以包括在第一芯片的第一表面上并且在像素阵列上方的滤色器层以及在第一芯片的第一表面上的滤色器层上的微透镜层，其中该第二芯片与该第一芯片的第二表面相邻，该第一芯片的第二表面与该第一芯片的该第一表面相对。该堆叠的图像传感器芯片可以包括电连接第一和第二芯片的互连器。
根据一个或多个其他实施例，一种图像处理装置包括：图像传感器；以及数字信号处理器，其用于处理从该图像传感器输出的图像数据并且显示处理的图像数据，其中该图像传感器包括：像素阵列，其包括多个像素；以及外围电路，其电连接到该像素阵列并且包括逻辑块和用于当该逻辑块是缺陷块时替代该逻辑块的至少一个冗余块。该图像传感器可以是堆叠图像传感器，该像素阵列可以在第一晶片上，该外围电路可以在第二晶片上，并且第一晶片可以垂直地堆叠在第二晶片上。
根据一个或多个其他实施例，一种用于制造图像传感器芯片封装的方法包括提供包括半导体芯片的晶片，每个半导体芯片包括像素阵列、逻辑块和冗余块；对该晶片执行测试处理以对于半导体芯片的每个确定该逻辑块是否为缺陷块；对于半导体芯片的每个，当该逻辑块基于测试处理的结果确定为缺陷块时，用该冗余块替代该逻辑块；分离该晶片中的半导体芯片以提供分立的图像传感器芯片；并且封装图像传感器芯片。
提供晶片可以包括：提供包括多个上半导体芯片的第一晶片，每个上半导体芯片包括像素阵列；以及提供包括多个下半导体芯片的第二晶片，每个下半导体芯片包括逻辑块和冗余块。
该方法可以包括通过堆叠第一晶片和第二晶片并且彼此结合第一和第二晶片来提供堆叠晶片结构，其中执行测试处理包括对堆叠晶片结构执行测试处理。该方法可以包括对于半导体芯片的每个，对晶片执行测试处理以确定冗余块是否为缺陷块；以及对于半导体芯片的每个，当冗余块基于测试处理的结果被确定为缺陷块时，用另一冗余块替代该冗余块。
该方法可以包括：对分立的图像传感器芯片的每个执行第二测试处理，以确定分立的图像传感器芯片中的任何逻辑块是否为缺陷块；以及对于分立的图像传感器芯片的每个，当逻辑块基于第二测试处理的结果被确定为缺陷块时，用冗余块替代该逻辑块。
根据一个或多个其他实施例，一种装置包括：连接器；以及包括该连接器、逻辑块、冗余逻辑块和修复逻辑的第一芯片，该冗余逻辑块用于当该逻辑块有缺陷时基于来自该修复逻辑的控制信号替代该逻辑块，该连接器用于将第一芯片连接到图像传感器的像素阵列。该装置可以包括至少通过连接器垂直地连接到第一芯片的第二芯片，其中第二芯片包括像素阵列。可以基于逻辑块的测试生成该控制信号。该连接器可以包括至少一个焊盘。第一芯片可以包括用于存储缺陷块信息的存储区域；并且该修复逻辑可以基于该缺陷块信息选择该逻辑块或冗余块。
附图说明
通过参考附图详细描述示例性实施例，各特征将对本领域的技术人员变得明显，在附图中：
图1图示图像处理装置的实施例；
图2图示图像传感器的实施例；
图3图示图像传感器的另一实施例；
图4a-4c图示像素单元的实施例；
图5图示晶片的实施例；
图6图示图像传感器芯片的实施例；
图7图示图像传感器芯片的截面剖视图；
图8图示用于制造图像传感器芯片封装的方法的实施例；
图9图示晶片的堆叠结构的实施例；
图10a图示上半导体芯片的实施例，并且图10b图示下半导体芯片的实施例；
图11图示下半导体芯片的截面剖视图；
图12图示堆叠的图像传感器芯片的实施例；
图13图示堆叠的图像传感器的实施例；
图14图示用于制造堆叠的图像传感器芯片封装的方法的实施例；
图15图示图像传感器的实施例；
图16图示图像传感器的另一实施例；
图17图示一次性可编程(otp)存储器单元的实施例；
图18图示图像传感器的另一实施例；
图19图示熔丝器件的实施例；
图20图示图像传感器的另一实施例；
图21图示图像传感器的另一实施例；
图22图示包括图像传感器的系统的实施例；以及
图23图示包括图像传感器的电子系统和接口的实施例。
具体实施方式
在下文中将参考附图来更全面地描述示例实施例；然而，它们可以以不同的形式设施并且不应解释为受在此所述实施例的限制。相反，提供这些实施例以便本公开将透彻和完整，并且将全面地传递示例性实现给本领域的技术人员。实施例可以组合一以形成附加实施例。
在附图中，为了图示的清楚可以夸大层和区域的尺度。还将理解，当层或元件被称为在另一层或衬底“上”时，其可以直接在该另一层或衬底上，或者也可以存在居间层。而且，将理解，当层被称为在另一层“下”时，其可以直接在该另一层下，并且还可以存在一个或多个居间层。此外，还将理解，当层被称为在两个层“之间”时，其可以是两个层之间唯一的层，或者也可以存在一个或多个居间层。同样的附图标记始终指代同样的元件。
如这里使用的，术语“和/或”包括一个或多个相关联的所列项目的任何和全部组合。诸如“至少一个”的表达，当在元件列表之前时，修改整个元件列表并且不修改列表的个体元件。
这里使用的术语仅用于描述特定实施例的目的，并且不意图具有限制作用。如这里使用的，单数形式“一”、“一个”和“该”意图也包括复数形式，除非上下文另外清楚地指示。将进一步理解，术语“包括”、“包括有”、“包含”、或“包含有”，当在此被使用时，指定所述的特征、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其他特征、步骤、操作、元件、组件或其组的存在或添加。
将理解，尽管术语第一、第二等可以在本文中被用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应当被这些术语限制。因此，以下讨论的第一元件、组件、区域、层和/或部分可以被称为第二元件、组件、区域、层和/或部分，而不脱离实施例的教导。
除非另外地定义，否则在此所使用的所有术语(包括技术术语和科学术语)具有与本属领域的普通技术人员通常所理解的相同含义。将进一步理解，术语，诸如在通用字典中所定义的术语，应当被解释为具有与在相关技术的上下文中它们的含义一致的含义，并且将不以理想化或过度形式的观念被解释，除非明确地这样定义。
图1图示图像处理装置1的实施例，其包括图像传感器10、数字信号处理器(dsp)20和显示器30。图像处理装置1例如可以是包括或耦接到数字相机的便携式电子设备。便携式电子设备的示例包括移动电话、智能电话或平板个人计算机(平板pc)。
图像传感器10可以是将光学图像转换为电信号的半导体器件。例如，图像传感器10可以是互补金属氧化物半导体(cmos)图像传感器。图像传感器10可以根据通过镜头40入射的光生成指示对象50的图像数据。图像传感器10可以输出生成的图像数据到dsp20。
根据本实施例，图像传感器10可以包括电连接到像素阵列的外围电路单元。外围电路单元可以包括多个逻辑块和对应于逻辑块的每个的至少一个冗余块。因此，即使逻辑块中的一个出现故障，故障的逻辑块也可以用冗余块替代，以便图像传感器10可以仍然处于可操作状况。
dsp20可以处理图像传感器10输出的图像数据并且将处理的图像数据发送到显示器30。在示例性实施例中，图像传感器10和dsp20的每个可以通过诸如母板的印刷电路板(pcb)、集成电路(ic)或片上系统(soc)实施。在示例性实施例中，图像传感器10和dsp20可以通过单个封装实施，例如，多芯片封装(mcp)或系统级封装(sip)。在示例性实施例中，图像传感器10可以通过单独的芯片实施，例如，coms图像传感器芯片。
显示器30可以显示从dsp20接收的图像数据。显示器30例如可以是薄膜晶体管液晶显示器(tft-lcd)、发光二极管(led)显示器、有机led(oled)显示器或有源矩阵oled(amoled)显示器。
图2图示图像传感器的实施例，其包括像素阵列100和外围电路单元200。该图像传感器可以是图1中的图像传感器10。像素阵列100可以包括多个像素。外围电路单元200可以电连接到像素阵列100并且提供行信号rs到像素阵列100或者从像素阵列100接收像素信号ps。
在本实施例中，外围电路单元200可以包括逻辑块lb和冗余块rb。逻辑块lb可以是包括多个逻辑器件的逻辑电路，其每个可以接收电源信号或控制信号并且响应于接收的电源信号或控制信号执行逻辑运算。逻辑块lb可以是预定的功能块，其可以称为数字块或者知识产权(ip)块。虽然图2中仅图示了一个逻辑块lb，但是在另一实施例中外围电路单元200可以包括多个逻辑块。而且，在至少一个实施例中外围电路单元200可以包括模拟电路。
冗余块rb可以是当逻辑块lb是缺陷块时用于替代逻辑块lb的预备逻辑块。冗余块rb可以称为冗余逻辑块。冗余块rb可以是设计为对应于逻辑块lb的功能块。冗余块rb可以是包括多个逻辑器件的逻辑电路，用于执行与逻辑块lb相同的逻辑运算。虽然图2中仅图示了一个冗余块rb，但是在另一实施例中外围电路单元200可以包括对应于一个逻辑块lb的多个冗余块。冗余块rb的数量例如可以由其中实施图像传感器10的区域中的空闲空间适应性地确定。
此外，外围电路单元200可以包括修复单元ru。在示例性实施例中，修复单元ru可以基于通过测试逻辑块lb生成的结果选择逻辑块lb或者冗余块rb。在一些实施例中，测试逻辑块lb可以在晶片级别执行。例如，测试逻辑块lb可以在分立的芯片被分离之前执行。在一些实施例中，测试逻辑块lb可以在芯片级别执行，例如，测试逻辑块lb可以在分立的芯片被分离之后执行。
如果测试逻辑块bl指示逻辑块lb是正常块，则修复单元ru可以不对逻辑块lb执行修复操作，而是可以选择逻辑块lb。例如，修复单元ru可以将像素阵列100与逻辑块lb电连接并且提供电源信号或者控制信号给逻辑块lb。在该情况下，修复单元ru可以不提供到冗余块rb的电连接。例如，修复单元ru可以不提供电源信号和控制信号给冗余块rb。
如果逻辑块lb的测试指示逻辑块lb是缺陷块，则修复单元ru可以对逻辑块lb执行修复操作，并且选择冗余块rb代替逻辑lb。例如，修复单元ru可以将像素阵列100与冗余块rb电连接并且提供电源信号或者控制信号给冗余块rb。在该情况下，修复单元ru可以不提供到逻辑块lb的电连接。例如，修复单元ru可以不提供电源信号和控制信号给逻辑块lb。
在示例性实施例中，修复单元ru可以基于逻辑块lb和冗余块rb的测试的结果选择逻辑块lb或者冗余块rb。例如，如果逻辑块lb的测试指示逻辑块lb是缺陷块，则修复单元ru可以基于冗余块rb的测试的结果选择冗余块rb。
如果冗余块rb的测试指示冗余块rb是正常块，则修复单元ru可以对逻辑块lb执行修复操作并且选择冗余块rb代替逻辑块lb。例如，修复单元ru可以将像素阵列100与冗余块rb电连接并且提供电源信号或控制信号给冗余块rb。在该情况下，修复单元ru可以不提供到逻辑块lb的电连接，例如，修复单元ru可以不将电源信号或控制信号提供给逻辑块lb。
如果冗余块rb的测试指示冗余块rb是缺陷块，则修复单元ru可以对冗余块rb执行修复操作并且选择另一冗余块rb代替该冗余块rb。例如，修复单元ru可以将像素阵列100与另一冗余块rb电连接并且提供电源信号或控制信号给该另一冗余块rb。在该情况下，修复单元ru可以不提供到逻辑块lb和冗余块rb的电连接。例如，修复单元ru可以不将电源信号和控制信号提供给逻辑块lb和冗余块rb。
图3图示图像传感器10a的实施例，其包括像素阵列100和外围电路200。像素阵列100和外围电路200可以分别对应于图2中的像素阵列100和外围电路200。外围电路200可以包括控制寄存器块210、定时发生器220、行驱动器230、相关双采样(cds)块240、比较器块250、模拟到数字转换(adc)块260、斜坡信号发生器270和缓冲器280。在该情况下，cds块240、比较器块250、adc块260、斜坡信号发生器270和缓冲器280可以构成读出电路(rdc)。
像素阵列100可以包括以矩阵形状排列的多个像素110。每个像素110可以连接在行线和列线之间并且输出根据入射光的像素信号(例如，图2中的ps)。在示例性实施例中，每个像素110可以具有包括有机光电转换器或无机光电转换器的多分层结构。在示例性实施例中，每个像素110可以具有其中仅堆叠有机光电转换器的多分层结构。像素110的每个例如可以如图4a到4c所示实施。
定时发生器220可以生成控制图像传感器10a的操作时间点的控制信号。例如，定时发生器220可以在控制寄存器块210的控制下，控制行驱动器230、cds块240、adc块260和斜坡信号发生器270的操作。根据本实施例，外围电路单元200可以进一步包括用于替代定时发生器220的至少一个冗余定时发生器。
行驱动器230可以在定时发生器220的控制下驱动像素阵列100的多个行线中的至少一个。例如，行驱动器230可以提供行信号(例如，图2中的rs)给像素阵列100的多个行线中的每个。行信号可以包括用于控制单位像素中的多个晶体管的多个控制信号。根据本实施例，外围电路单元200可以进一步包括用于替代行驱动器230的至少一个冗余行驱动器。而且，外围电路单元200可以包括行译码器和用于替代行译码器的至少一个冗余行译码器。
cds块240可以从像素阵列100中的多个列线接收像素信号p1到pm(m是自然数)并且对接收的像素信号p1到pm的每个执行cds操作。例如，cds块240可以双重采样特定噪声电平和对应于接收的像素信号的信号电平，并且输出对应于噪声电平和信号电平之间的差的差电平。像素信号p1到pm的每个可以对应于图2中的像素信号ps。在本实施例中，外围电路单元200可以进一步包括用于替代cds块240的至少一个冗余cds块。
比较器块250可以将cds块240输出的cds像素信号的每个与斜坡信号发生器270输出的斜坡信号进行比较，并且输出比较信号。在本实施例中，外围电路单元200可以进一步包括用于替代比较器块250的至少一个冗余比较器块。
adc块260可以响应于时钟信号计数比较信号，将比较器块250输出的多个比较信号的每个转换为数字数据，并且将多条数字数据输出到缓冲器280。在本实施例中，外围电路单元200可以进一步包括用于替代adc块260的至少一个冗余adc块。
斜坡信号发生器270可以在定时发生器220的控制下生成斜坡信号。通过使用电流模式数字到模拟转换器(dac)或电压电流(v-i)转换器，可以配置斜坡信号发生器270以便斜坡信号的电压电平在时间上随着电流变化。斜坡信号例如可以生成为具有单一斜率的电压，其被提供给比较器块250和与像素阵列100输出的像素信号比较。在本实施例中，外围电路单元200可以进一步包括用于替代斜坡信号发生器270的至少一个冗余斜坡信号发生器。
控制寄存器块210可以在dsp(例如，图1中的dsp20)的控制下，控制定时发生器220、斜坡信号发生器270和缓冲器280的操作。在本实施例中，外围电路单元200可以进一步包括用于替代控制寄存器块210的至少一个冗余控制寄存器块。
缓冲器280可以以帧为单位存储adc块260输出的数字数据。因此，缓冲器280可以称为帧存储器或缓冲器存储器。缓冲器280可以输出以帧为单位存储的数字数据到dsp(例如，图1中的dsp20)。在本实施例中，外围电路单元200可以进一步包括用于替代缓冲器280的至少一个冗余缓冲器。
在一些实施例中，图像传感器10a可以进一步包括图像信号处理器(isp)。isp可以对缓冲器280中存储的原始数据执行信号处理操作并且输出图像数据。在一些实施例中，isp可以实施在dsp(例如，图1中的dsp20)中。
在一个实施例中，isp可以包括多个逻辑块以对原始数据执行信号处理操作(例如，颜色插值、颜色校正、自动白平衡、伽马校正、色饱和校正、格式校正、坏像素校正、色调校正、自动曝光、自动聚焦、和/或相位检测器自动聚焦(pdaf))。在示例性实施例中，外围电路单元200还可以包括与isp中的逻辑块的每个对应的至少一个冗余块。
在一些实施例中，图像传感器10a可以进一步包括用于使用电荷泵增加电压的电压倍压器和冗余倍压器。在一些实施例中，图像传感器10a可以进一步包括基准电压生成块和冗余基准电压生成块。在一些实施例中，图像传感器10a可以进一步包括基准电流生成块和冗余基准电流生成块。在一些实施例中，图像传感器10a可以进一步包括通信块(例如，mipi块)和冗余通信块。
图4a到4c是根据一些示例性实施例的单位像素的电路图。参考图4a，单位像素pxa可以包括光电二极管pd、传送晶体管tx、复位晶体管rx、驱动晶体管dx和选择晶体管sx。单位像素pxa可以对应于图3中的像素110。
单位像素pxa可以从外部源，例如图3中的行驱动器230，接收行信号rs。行信号rs可以包括施加到复位晶体管rx的栅极的复位信号rg、施加到传送晶体管tx的栅极的传送信号tg、以及施加到选择晶体管sx的栅极的选择信号sel。而且，单位像素pxa可以根据感测的光的强度生成像素信号ps，并且将生成的像素信号ps输出到外部区域，例如图3中的cds块240。
光电二极管pd可以接收光和生成光电荷，并且因此可以称为光检测器。光电二极管pd可以包括光电栅极(photogate)、针型(pinned)光电二极管ppd或其组合中的至少一个。传送晶体管tx可以传送光电二极管pd生成的光电荷到浮置扩散区域pd。复位晶体管rx可以周期性复位浮置扩散区域fd中存储的电荷。驱动晶体管dx可以用作源极跟随器缓冲器并且缓冲与浮置扩散区域fd中填充的电荷对应的信号。选择晶体管sx可以执行切换和寻址操作以选择单位像素pxa。
图4a图示包括单个光电二极管pd和四个mos晶体管tx、rx、dx和sx的4晶体管(4t)类型的单位像素。在另一实施例中，单位像素可以包括不同数量的晶体管(例如，包括驱动晶体管dx和选择晶体管sx的至少三个晶体管)和光电二极管pd。在图4b和4c中图示根据其他示例性实施例的单位像素。
参考图4b，单位像素pxb可以是3晶体管(3t)类型单位像素并且可以包括光电二极管pd、复位晶体管rx、驱动晶体管dx和选择晶体管sx。参考图4c，单位像素pxc可以是5晶体管(5t)类型单位像素并且可以包括光电二极管pd、复位晶体管rx、驱动晶体管dx和选择晶体管sx，并且可以还包括单个晶体管gx。
图5图示包括多个图像传感器芯片ch的晶片wp的实施例。图像传感器芯片ch例如可以在晶片wp的一个表面上以二维图案排列。
每个图像传感器芯片ch可以包括有源像素传感器aps、逻辑块lb以及第一和第二冗余块rb1和rb2。有源像素传感器aps可以对应于像素阵列，例如，图2中的像素阵列100。逻辑块lb与第一和第二冗余块rb1和rb2可以对应于外围电路单元，例如，图2中的外围电路单元200。因此，根据本实施例，每个图像传感器芯片ch可以包括像素阵列和外围电路单元。因此，可以使用一个晶片wp形成像素阵列和外围电路单元。
图6是图像传感器芯片cha的实施例的平面视图，图像传感器芯片cha包括半导体衬底上形成的传感器阵列区域传感器阵列区域sar、逻辑区域lr和焊盘区域pr。与传感器阵列区域sar对照，逻辑区域lr和焊盘区域pr可以一起被称为外围电路区域pcr。外围电路区域pcr可以指在图像传感器芯片cha中除了半导体衬底sub中的传感器阵列区域sar的区域。根据本实施例的图像传感器芯片cha可以是图5中的图像传感器芯片ch的示例。
半导体衬底sub可以包括例如硅(si)。替代地，半导体衬底sub可以包括半导体材料，例如，锗(ge))或复合半导体(例如，碳化硅(sic)、砷化镓(gaas)、砷化铟(inas)和磷化铟(inp)。替代地，半导体衬底sub可以包括绝缘体上硅(soi)结构或埋置氧化物层(box)层。半导体衬底sub可以包括传导区域，例如，掺杂阱或掺杂结构。而且，半导体衬底sub可以具有各种绝缘体结构之一，例如，浅槽绝缘(sti)结构。
传感器阵列区域sar可以包括以矩阵形状排列的多个单位像素px。例如，可以沿传感器阵列区域sar的边缘放置逻辑区域lr。图6图示沿传感器阵列区域sar的所有四个边缘放置逻辑区域lr的情况。在另一示例性实施例中，可以沿传感器阵列区域sar的不同数量(例如，两个或三个)的边缘放置逻辑区域lr。
逻辑区域lr可以包括具有多个晶体管的电子器件。逻辑区域lr可以提供预定信号给传感器阵列区域sar的单位像素px的每个并且控制输出信号。根据本实施例，逻辑块lb以及第一和第二冗余块rb1和rb2可以放置在逻辑区域lr中。在本实施例中，逻辑块lb可以包括图3中的控制寄存器块210、定时发生器220、行驱动器230、cds块240、比较器块250、adc块260、斜坡信号发生器270或缓冲器280。
焊盘区域pr可以包括用于与外部装置或封装基底交换电信号的多个焊盘pad。焊盘区域pr可以放置在传感器阵列区域sar的周围。例如，焊盘区域pr中的焊盘pad可以电连接到单位像素px并且放置在传感器阵列区域sar的周围。虽然根据本实施例的图像传感器芯片cha包括焊盘区域pr，但是图像传感器芯片cha在另一实施例中可以不包括焊盘区域pr。代替地，焊盘或连接器可以放置在传感器阵列区域sar或逻辑区域lr下方。
焊盘pad可以包括例如金属、金属氮化物或其组合。传导互连和传导插头可以形成在半导体衬底sub上并且可以电连接焊盘pad与逻辑区域lr中的电子器件和传感器阵列区域sar中的单位像素px。传导互连和传导插头可以包括例如金属、金属氮化物或其组合。
图7是图像传感器芯片cha的实施例的截面剖视图，该图像传感器芯片cha包括传感器阵列区域sar、逻辑区域lr和焊盘区域pr，例如，其可以形成在半导体衬底sub上。半导体衬底sub可以具有彼此相对的第一表面s1和第二表面s2。半导体衬底sub的第一表面s1和第二表面s2还可以分别称为半导体衬底sub的顶部表面和底部表面。
传感器阵列区域sar可以包括以矩阵形状排列的多个单位像素px。单位像素px和焊盘pad可以形成在半导体衬底sub的第一表面s1上。滤色器层cf和微透镜层ml可以顺序形成在单位像素px上。
多个滤色器层cf可以包括例如红色(r)滤色器、蓝色(b)滤色器和绿色(g)滤色器。替代地，滤色器层cf可以包括青色(c)滤色器、黄色(y)滤色器和品红色(m)滤色器。r滤色器、b滤色器和g滤色器的一个滤色器层cf或者c滤色器、y滤色器和m滤色器的一个滤色器层cf可以形成在每个单位像素px上，以便每个单位像素px感测分离的入射光的成分并且识别一种颜色。
微透镜层ml可以在单位像素px上聚集传感器阵列区域sar的入射光。当每个单位像素px包括光电二极管时，透镜层ml可以在单位像素px的光电二极管上聚集传感器阵列区域sar的入射光。微透镜层ml可以包括例如tmir基树脂(例如，可从tokyoohkakogyo公司获得)或mfr基树脂(例如，可从japansyntheticrubber公司获得)。
图8图示用于制造图像传感器芯片封装的方法的实施例。参考图8，该方法包括对在晶片上形成的图像传感器芯片执行测试处理并且基于测试结果对缺陷块执行修复操作。例如，该方法可以是封装图5到7中的图像传感器芯片ch或cha的方法。将参考图5到8详细地说明性描述根据本实施例的用于制造图像传感器芯片封装的方法的实施例。
在操作s110，提供包括图像传感器芯片ch或cha的晶片wp，其中每个包括有源像素传感器aps、逻辑块lb和冗余块rb。每个图像传感器芯片ch或cha可以包括多个逻辑块lb和对应于逻辑块lb中的至少一个的至少一个冗余块。
在操作s120，可以测试晶片wp。例如，可以使用图像传感器芯片cha的每个的焊盘pad测试晶片wp。在示例性实施例中，通过使用图像传感器芯片cha的每个的焊盘pad执行测试处理，可以确定逻辑块lb是否有缺陷或者逻辑块lb是否已经故障。例如，可以通过自动测试模式生成(atpg)或者扫描atpg可以执行测试处理。因此，可以检测图像传感器芯片cha的每个中的逻辑块中的每个是否有缺陷。
在示例性实施例中，通过使用图像传感器芯片cha的每个的焊盘pad执行测试处理，可以确定第一冗余块rb1或第二冗余块rb2是否有缺陷或者第一冗余块rb1或第二冗余块rb2是否已经故障。例如，可以通过使用atpg或者扫描atpg执行测试处理。因此，可以检测图像传感器芯片cha的每个中的多个冗余块中的每个是否有缺陷。
在操作s130，可以确定逻辑块lb是否已经故障。如果确定结果是逻辑块lb已经故障，则可以执行操作s140。如果确定结果是逻辑块lb还未故障，则可以执行操作s150。故障的逻辑块lb可以称为缺陷逻辑块。
在示例性实施例中，可以代替逻辑块lb确定冗余块rb是否已经故障。如果确定结果是冗余块rb已经故障，则可以执行操作s140。如果确定结果是冗余块rb还未故障，则可以执行操作s150。
在操作s140，可以修复缺陷逻辑块。例如，缺陷逻辑块可以由晶片wp上的图像传感器芯片ch或cha中的冗余块替代。如果测试逻辑块lb指示逻辑块lb是缺陷块，则逻辑块lb可以由第一冗余块rb1替代。如果测试第一冗余块rb1指示第一冗余块rb1是缺陷块，则逻辑块lb和第一冗余块rb1可以由第二冗余块rb2替代。
在示例性实施例中，每个逻辑块lb以及第一和第二冗余块rb1和rb2可以包括连接到其电源端子的电子熔丝(e-fuse)。通过切断连接到缺陷块的电子熔丝可以中断对在测试处理中检测到的缺陷块的供电。在该情况下，电力可以供应到对应的冗余块。例如，当逻辑块lb确定为缺陷块时，通过切断连接到逻辑块lb的电子熔丝可以中断对逻辑块lb的供电，并且电力可以供应给第一冗余块rb1。而且，当第一冗余块rb1确定为缺陷块时，通过切断连接到第一冗余块rb1的电子熔丝可以中断对第一冗余块rb的供电，并且电力可以供应给第二冗余块rb2。
在操作s150，图像传感器芯片可以与另一个分离。例如，晶片wp可以切分为分立的图像传感器芯片。在一个实施例中，可以沿晶片wp的划片槽(scribelane)执行切割(sawing)处理以分立地分离图像传感器芯片。例如，可以使用切割轮或激光执行切割处理。
在操作s160，可以封装图像传感器芯片。在示例性实施例中，图像传感器芯片可以安装在封装衬底上。图像传感器芯片可以使用例如倒装芯片(flipchip)结合工艺或线结合工艺安装在封装衬底上。封装衬底可以是例如印刷电路板(pcb)、柔性衬底或带状衬底的各种类型的衬底之一。例如，封装衬底可以是柔性pcb、刚性pcb或其组合，其中形成内部互连。
在一些实施例中，用于制造图像传感器芯片封装的方法可以进一步包括对分立图像传感器芯片执行二次测试处理，以确定逻辑块lb是否是缺陷块。该方法还可以包括如果二次测试指示逻辑块lb是缺陷块，则由第一冗余块rb替代逻辑块lb。
图9图示两个晶片wp1和wp2的堆叠结构的实施例。参考图9，多个上半导体芯片ch1可以在第一晶片wp1的表面上以二维图案排列。每个上半导体芯片ch1可以包括有源像素传感器aps，其可以对应于像素阵列，例如图2中的像素阵列100。
多个下半导体芯片ch2可以在第二晶片wp2的表面上以二维图案排列。每个下半导体芯片ch2可以包括逻辑块lb以及第一和第二冗余块rb1和rb2。逻辑块lb以及第一和第二冗余块rb1和rb2可以对应于外围电路单元，例如图2中的外围电路单元200。
其上排列上半导体芯片ch1的第一晶片wp1和其上排列下半导体芯片ch2的第二晶片wp2可以彼此堆叠和结合，从而形成堆叠晶片结构wps。例如，第一和第二晶片wp1和wp2可以使用粘合层彼此粘附。粘合层可以包括绝缘粘合材料，例如环氧树脂或硅酮树脂。因此，根据本实施例，上半导体芯片ch1的每个可以包括像素阵列，并且下半导体芯片ch2的每个可以包括外围电路单元。因此，可以通过两个晶片wp1和wp2形成像素阵列和外围电路单元。
在堆叠晶片结构wps中，如果下半导体芯片ch2上的多个逻辑块中的至少一个已经故障，则对应于故障的逻辑块的堆叠图像传感器芯片可能故障。因此，也不可以使用正常的上半导体芯片ch1上的有源像素传感器aps。这减少了在堆叠图像传感器芯片的批量生产期间的产出率。
图10a是上半导体芯片ch1a的实施例的平面视图，图10b是下半导体芯片ch2a的实施例的平面视图。参考图10a，上半导体芯片ch1a可以包括半导体衬底sub1上的传感器阵列区域sar1和焊盘区域pr1。上半导体芯片ch1a可以是图9中的上半导体芯片ch1的示例。半导体衬底sub1可以基本上类似于图6中的半导体衬底sub。而且，焊盘pad1可以基本上类似于图6中的焊盘pad。
传感器阵列区域sar1可以包括以矩阵形状排列的多个单位像素px。可以沿传感器阵列区域sar1的边缘放置焊盘区域pr1。图10a图示沿传感器阵列区域sar1的所有四个边缘放置焊盘区域pr1的情况。在另一示例性实施例中，可以沿传感器阵列区域sar1的不同数量(例如，两个或三个)的边缘放置焊盘区域pr1。焊盘区域pr1可以包括用于与下半导体芯片ch2a交换电信号的多个焊盘pad1。
参考图10b，下半导体芯片ch2a可以包括半导体衬底sub2上的逻辑区域lr1和焊盘区域pr2。下半导体芯片ch2a可以是图9中的下半导体芯片ch2的示例。半导体衬底sub2可以基本上类似于图6中的半导体衬底sub。而且，焊盘pad2可以基本上类似于图6中的焊盘pad。
逻辑区域lr1可以包括包含多个晶体管的电子器件并且提供预定信号给传感器阵列区域sar1的单位像素px的每个或者控制输出信号。根据本实施例，逻辑块lb以及第一和第二冗余块rb1和rb2可以放置在逻辑区域lr1中。在本实施例中，逻辑块lb可以是图3中的控制寄存器块210、定时发生器220、行驱动器230、cds块240、比较器块250、adc块260、斜坡信号发生器270或缓冲器280。
根据本实施例，上半导体芯片ch1a和下半导体芯片ch2a可以彼此堆叠和结合，并且构成堆叠图像传感器芯片。因此，堆叠图像传感器芯片可以具有图6中的图像传感器芯片cha的两倍的可用面积。因此，堆叠图像传感器芯片的分辨率可以通过缩减堆叠图像传感器芯片的规模或增大堆叠图像传感器芯片的像素数量来改进。而且，可以保证其中可以放置分别与下半导体芯片ch2a中的多个逻辑块对应的多个冗余块的空闲空间。
图11图示沿图10b中的剖面线xi-xi'获得的下半导体芯片ch2a的区域的实施例。参考图11，下半导体芯片ch2a可以包括逻辑块rb以及第一和第二冗余块rb1和rb2。
逻辑块lb可以包括形成在半导体衬底sub2上的icica和穿过半导体衬底sub2形成的硅通孔(tsv)，并且电连接到外部电路。在一些实施例中，tsvtsva可以放置在逻辑块lb的边缘。在一些实施例中，tsvtsva可以放置在逻辑块lb的中心部分。
第一冗余块rb1可以是可以对应于逻辑块lb并且可以与逻辑块lb相邻的冗余块。第一冗余块rb1可以基本上类似于逻辑块lb。例如，第一冗余块rb1可以包括形成在半导体衬底sub2上的icicb和穿过半导体衬底sub2形成的tsvtvsb，并且电连接到外部电路。在一些实施例中，tsvtsvb可以放置在第一冗余块rb1的边缘。在一些实施例中，tsvtsvb可以放置在第一冗余块rb1的中心部分。
第二冗余块rb2可以是可以对应于逻辑块lb并且可以与第一冗余块rb1相邻的冗余块。第二冗余块rb2可以基本上类似于逻辑块lb和第一冗余块rb1。例如，第二冗余块rb2可以包括形成在半导体衬底sub2上的一个或多个ic，并且电连接到外部电路。在一些实施例中，tsvtsvc可以放置在第二冗余块rb2的边缘。在一些实施例中，tsvtsvc可以放置在第二冗余块rb2的中心部分。
每个逻辑块lb以及第一和第二冗余块rb1和rb2可以包括电子熔丝或一次性可编程(otp)存储器，用于使用电方法执行程序操作。如果出现缺陷块，从而可以修复缺陷块。
在示例性实施例中，电子熔丝可以在对应的逻辑块lb以及第一和第二冗余块rb1和rb2中连接到电源端子。切断对应于缺陷块的电子熔丝中断对缺陷块的供电，在用于测试下半导体芯片ch2a的处理中检测到该缺陷块，并且电力可以供应到冗余块。
图12是堆叠图像传感芯片chs的实施例的电路图。参考图12，堆叠图像传感器芯片chs可以包括上半导体芯片ch1b和下半导体芯片ch2b。上半导体芯片ch1b可以包括传感器阵列区域sar2，其中排列多个单位像素px。下半导体芯片ch2b可以包括逻辑电路单元lc和模拟电路单元ana。逻辑电路单元lc和模拟电路单元ana可以对应于外围电路单元，例如，图2中的外围电路单元200。
根据本实施例，上半导体芯片ch1b和下半导体芯片ch2b可以通过互连构件con彼此堆叠和结合，从而形成堆叠图像传感器芯片chs。互连构件con可以包括传导材料。例如，互连构件con可以包括硅通孔(tsv)、背孔堆(back-viastack，bvs)和/或铜到铜(coppertocopper，c2c)。
当上半导体芯片ch1b具有与图像传感器芯片cha(例如，图6中的)基本上相同的尺寸时，上半导体芯片ch1b中的传感器阵列区域sar2可以大于图6中的传感器阵列区域sar。因此，堆叠图像传感器芯片chs的像素数量可以增加，从而提高堆叠图像传感器芯片chs的分辨率。而且，因为下半导体芯片ch2b可以具有与图像传感器芯片cha(例如，图6中的)基本上相同的尺寸，所以下半导体芯片ch2b中的逻辑电路单元lc可以大于图6中的逻辑区域lr。因此，在逻辑电路单元lc中可以放置多个冗余块。
在本实施例中，逻辑电路单元lc可以包括逻辑块lb以及第一和第二冗余块rb1和rb2。在本实施例中，逻辑块lb可以是图3中的控制寄存器块210、定时发生器220、行驱动器230、cds块240、比较器块250、adc块260、斜坡信号发生器270或缓冲器280。
图13是堆叠图像传感器芯片chs'的部分的实施例的截面剖视图。参考图13，堆叠图像传感器iss可以包括形成在第一晶片(例如，图9中的第一晶片wp1)上的上半导体芯片ch1c、形成在第二晶片(例如，图9中的第二晶片wp2)上的下半导体芯片ch2c、多个滤色器层cf和多个微透镜层ml。滤色器层cf和微透镜层ml可以例如基本上类似于图7中的滤色器层cf和微透镜层ml。
上半导体芯片ch1c可以包括第一半导体层101、第一栅极电极102、第一金属互连103、第一层间绝缘层104和第一电极层108。第一半导体层101可以包括与第一表面101a相对的第二表面101b。第一半导体层101可以包括例如硅衬底。第一表面101a可以是硅衬底的正面。第二表面101b可以是硅衬底的背面。在示例性实施例中，第一半导体层101可以是在硅衬底上形成的外延层。在示例性实施例中，第一半导体层101可以是半导体衬底的薄化层，诸如，单晶硅衬底。
光电二极管pd和用作源极和漏极区域的杂质区域可以形成在第一半导体层101中。第一栅极电极102可以放置在第一半导体层101的第一表面101a上。因此，例如，图4a到4c中的单位像素pxa、pxb或pxc可以形成在第一半导体层101上。在一些实施例中，光电二极管pd可以具有在第一半导体层101上的多分层结构。
滤色器层cf和微透镜层ml可以顺序堆叠在第一半导体层101的第二表面101b上。在一些实施例中，保护层可以放置在第一半导体层101的第二表面101b上，并且滤色器层cf可以放置在保护层上。保护层可以包括具有钝化特性的材料层。例如，保护层可以包括硅氧化物层、硅氮化物层或硅氮氧化物层。
多分层互连结构105可以包括第一层间绝缘层104和第一金属互连103。第一层间绝缘层104可以覆盖第一半导体层101的第一表面101a。第一金属互连103的至少部分可以通过第一层间绝缘层104绝缘。第一金属互连103可以用作感测第一半导体层101上的单位像素的操作所需的电互连。在示例性实施例中，第一金属互连103可以包括铜、铝、钛或钛氮化物。图13图示第一金属互连103具有两层的情况。在另一实施例中，可以包括不同数量的第一金属互连103，例如，比两层或单层多的大数量的层。
在示例性实施例中，第一层间绝缘层104可以包括氧化物层或氧化物层和氮化物层的复合层。例如，氧化物层可以是硅氧化物层。在示例性实施例中，第一层间绝缘层104可以包括可流动氧化物(fox)、高密度等离子体(hdp)氧化物、东燃硅乙苯(tonensilazene，tosz)、旋涂玻璃(sog)或无掺杂石英玻璃(usg)中的至少一个。
此外，第一电极层108可以放置在多分层互连结构105上，并且可以包括第一结合绝缘层106和第一电极107。可以放置第一电极107以电连接上半导体芯片ch1c和下半导体芯片ch2c。第一电极107可以包括与第一金属互连103相同的材料。第一结合绝缘层106可以使第一电极107彼此绝缘并且放置在第一层间绝缘层104上以包覆第一电极107的周围。在该情况下，第一结合绝缘层106可以防止第一电极107中的金属材料扩散。第一结合绝缘层106可以构成上半导体芯片ch1c和下半导体芯片ch2c之间的结合表面。
下半导体芯片ch2c可以包括第二半导体层201、第二栅极电极202、第二金属互连203、第二层间绝缘层204和第二电极层208。在示例性实施例中，第二半导体层201可以是在硅衬底上形成的外延层。在示例性实施例中，第二半导体层201可以是半导体衬底的薄化层，诸如，单晶硅衬底。
对应于源极和漏极区域的杂质区域可以形成在第二半导体层201中。第二栅极层202可以放置在第二半导体层201的第一表面201a上。因此，例如，图2中的外围电路单元200可以形成在第二半导体层201上。例如，逻辑块lb和对应于逻辑块lb的冗余块rb可以形成在第二半导体层201上。逻辑块lb可以是例如图3中的控制寄存器块210、定时发生器220、行驱动器230、相关双采样(cds)块240、比较器块250、模拟到数字转换(adc)块260、斜坡信号发生器270和缓冲器280。
多分层互连结构205可以包括第二层间绝缘层204和第二金属互连203。第二层间绝缘层204可以覆盖第二半导体层201的第一表面201a。第二金属互连203的至少部分可以通过第二层间绝缘层204绝缘。第二金属互连203的至少部分可以被第二层间绝缘层204绝缘。第二金属互连203可以用作用于驱动第二半导体层201上的逻辑电路的电互连。在示例性实施例中，第二金属互连203可以包括例如铜、铝、钛或钛氮化物。图13图示第二金属互连203具有两层的情况。在另一实施例中，可以包括不同数量的第二金属互连203，例如，比两层或单层多。第二层间绝缘层204可以基本上类似于第一层间绝缘层104。
此外，第二电极层208可以放置在多分层互连结构205上。第二电极层208可以包括第二结合绝缘层206和第二电极207。可以放置第二电极207以电连接上半导体芯片ch1c和下半导体芯片ch2c，并且第二电极207可以包括与第二金属互连203相同的材料。第二结合绝缘层206可以使第二电极207彼此绝缘并且包覆第二层间绝缘层204上的第二电极207的周围。第二结合绝缘层206可以防止第二电极207中的金属材料扩散。第二结合绝缘层206可以构成上半导体芯片ch1c和下半导体芯片ch2c之间的结合表面。
如上所述，在根据本实施例的堆叠图像传感器iss中，上半导体芯片ch1c和下半导体芯片ch2c可以使用第一和第二结合绝缘层106和206以及第一和第二电极107和207作为结合表面，来彼此堆叠和结合。第一和第二电极107和207可以构成c2c连接结构。因此，堆叠图像传感器iss可以减小电阻电容(rc)延迟并且减小堆叠图像传感器iss的尺寸。
图14图示用于制造堆叠图像传感器芯片封装的方法的实施例。参考图14，该方法包括对通过堆叠晶片形成的堆叠图像传感器芯片执行测试处理并且基于测试结果对缺陷块执行修复操作。该方法例如可以是用于封装图9到13中的堆叠图像传感器芯片chs或堆叠图像传感器iss的方法。
在操作s210，可以提供具有上半导体芯片ch1、ch1a、ch1b或ch1c的第一晶片wp1，其中每个包括有源像素传感器aps，并且第二晶片wp2具有下半导体芯片ch2、ch2a、ch2b或ch2c，其中每个包括逻辑块lb和冗余块rb。下半导体芯片ch2、ch2a、ch2b或ch2c的每个可以包括多个逻辑块lb和与逻辑块lb中的至少一个对应的至少一个冗余块rb。
在操作s220，第一和第二晶片wp1和wp2可以彼此堆叠和结合。在示例性实施例中，第一晶片wp1和第二晶片wp2可以通过互连构件彼此堆叠和结合，从而形成堆叠晶片结构wps。在示例性实施例中，互连构件可以包括传导材料，并且包括例如tsv、bvs和/或c2c。
在操作s230，可以检测堆叠晶片结构wps。多个堆叠图像传感器芯片chs可以放置在堆叠晶片结构wps上。例如，可以使用堆叠图像传感器芯片chs的每个的焊盘pad，测试堆叠晶片结构wps。在示例性实施例中，通过使用堆叠图像传感器芯片chs的每个的焊盘pad执行测试处理，可以确定逻辑块lb、第一冗余块rb1或第二冗余块rb2是否有缺陷，或者逻辑块lb、第一冗余块rb1或第二冗余块rb2是否已经故障。例如，可以使用atpg或扫描atpg执行测试处理。因此，可以检测堆叠图像传感器芯片chs的每个中的多个逻辑块lb的每个是否有缺陷。
在操作s240，可以确定逻辑块lb是否已经故障。如果确定结果是逻辑块lb已经故障，则可以执行操作s250。如果确定结果是逻辑块lb还未故障，则可以执行操作s260。在该情况下，故障的逻辑块lb可以称为缺陷逻辑块。在示例性实施例中，可以代替逻辑块lb确定冗余块rb是否已经故障。如果确定结果是冗余块rb已经故障，则可以执行操作s250。如果确定结果是冗余块rb还未故障，则可以执行操作s260。
在操作s250，可以修复缺陷逻辑块。例如，缺陷逻辑块可以由堆叠晶片结构wps上形成的堆叠图像传感器芯片chs中的冗余块替代。如果测试逻辑块lb指示逻辑块lb是缺陷块，则逻辑块lb可以由第一冗余块rb1替代。如果测试指示第一冗余块rb1是缺陷块，则逻辑块lb和第一冗余块rb1可以由第二冗余块rb2替代。
在示例性实施例中，逻辑块lb以及第一和第二冗余块rb1和rb2的每个可以包括连接到其电源端子的电子熔丝。通过切断连接到测试处理中检测到的对应缺陷块的电子熔丝可以中断对缺陷块的供电，并且电力可以供应到冗余块。例如，当逻辑块lb为缺陷块时，通过切断连接到逻辑块lb的电子熔丝可以中断对逻辑块lb的供电，并且电力可以供应给第一冗余块rb1。而且，当第一冗余块rb1也是缺陷块时，通过切断连接到第一冗余块rb1的电子熔丝可以中断对第一冗余块rb1的供电，并且电力可以供应给第二冗余块rb2。
在操作s260，堆叠图像传感器芯片可以与另一个分离。例如，堆叠晶片结构wps可以切分为分立的堆叠图像传感器芯片。在一个实施例中，可以沿堆叠晶片结构wps的划片槽执行切割处理，以分立地分离堆叠图像传感器芯片。例如，可以使用切割轮或激光执行切割处理。
在操作s270，可以封装堆叠图像传感器芯片。在示例性实施例中，堆叠图像传感器芯片可以安装在封装衬底上。堆叠图像传感器芯片可以使用例如倒装芯片结合处理或线结合处理安装在封装衬底上。封装衬底可以是例如印刷电路板(pcb)、柔性衬底或带衬底。例如，封装衬底可以是柔性pcb、刚性pcb或其组合，其中形成内部互连。
在一些实施例中，用于制造堆叠图像传感器芯片封装的方法可以进一步包括对分立的堆叠图像传感器芯片执行二次测试处理，以确定逻辑块lb是否是缺陷块。而且，该方法可以包括如果二次测试指示逻辑块lb是缺陷块，则由第一冗余块rb1替代逻辑块lb。
在一些实施例中，第一晶片wp1可以切分为分立的第一半导体芯片，分离的第一半导体芯片可以堆叠在第二晶片wp2上，并且可以执行测试处理。在一些实施例中，其上堆叠第一半导体芯片的第二晶片wp2可以切分为分立的堆叠半导体芯片，并且可以执行测试处理。
图15图示包括像素阵列100和外围电路单元200a的图像传感器10a的实施例。外围电路单元200a可以包括逻辑块lb、第一和第二冗余块rb1和rb2以及修复单元ru。修复单元ru可以包括修复逻辑rl和缺陷块存储单元bs。根据本实施例的像素阵列100和外围电路单元200a可以分别对应于图2中的像素阵列100和外围电路单元200。将主要描述根据本实施例的图像传感器10a和图2的图像传感器10之间的差别。
缺陷块存储单元bs可以存储指示通过测试逻辑块lb或第一和第二冗余块rb1和rb2生成的结果的缺陷块信息。缺陷块信息可以指示例如基于测试结果确定为已经故障的块(例如，缺陷块)。在示例性实施例中，缺陷块存储单元bs可以基于在晶片级别获得的测试结果存储获得的缺陷块信息。在示例性实施例中，缺陷块存储单元bs可以存储基于测试分立的图像传感器芯片或切割处理后的堆叠图像传感器芯片的结果获得的缺陷块信息。
修复逻辑rl可以基于缺陷块信息选择逻辑块lb以及第一和第二冗余块rb1和rb2中的一个。例如，当逻辑块lb是缺陷块时，修复逻辑rl可以中断对逻辑块lb的电连接以禁止逻辑块lb，并且可以提供对第一冗余块rb1的电连接以使能第一冗余块rb1。当第一冗余块rb1是缺陷块时，修复逻辑rl可以中断对第一冗余块rb1的电连接以禁止第一冗余块rb1，并且可以提供对第二冗余块rb2的电连接以使能第二冗余块rb2。
图16图示包括像素阵列100和外围电路单元200b的图像传感器10b的实施例。外围电路单元200b可以包括逻辑块lb、第一和第二冗余块rb1和rb2以及修复单元rua。修复单元rua可以包括修复逻辑rl和otp存储器块bs1。图像传感器10b可以是图15的图像传感器10a的修改示例，并且可以包括otp存储器块bs1作为图15的缺陷块存储单元bs的示例。
otp存储器块bs1可以包括多个otp存储器单元并且可以控制修复逻辑rl以响应于otp存储器单元中存储的指示符数据选择逻辑块lb以及第一和第二冗余块rb1和rb2中的一个。修复逻辑rl可以基于otp存储器块bs1中存储的指示符数据选择逻辑块lb以及第一和第二冗余块rb1和rb2中的一个。在示例性实施例中，修复逻辑rl可以包括例如多路复用器。
otp存储器单元可以是非易失性存储器单元，用于即使当不供应电力时也永久保持编程的数据。由于这些特性，otp存储器单元可以用于修复图像传感器10b中的逻辑lb。例如，可以测试逻辑块lb，并且基于测试结果的逻辑块lb的特性可以存储在图像传感器10b的otp存储器块bs1中。图像传感器10b可以基于otp存储器单元中存储的信息操作，以防止图像传感器10b的故障。由于otp存储器单元在制造容易性和安全性方面有优点，所以otp存储器单元可以代替电子熔丝用于片上系统(soc)。
在示例性实施例中，可以通过逻辑块lb以及第一和第二冗余块rb1和rb2的数量适应性地确定otp存储器单元的数量。当逻辑块lb以及第一和第二冗余块rb1和rb2的数量是三时，otp存储器块bs1可以包括两个otp存储器单元。例如，对应于逻辑块lb的指示符数据可以是“00”，对应于第一冗余块rb1的指示符数据可以是“01”，并且对应于第二冗余块rb2的指示符数据可以是“10”。
如果测试结果指示逻辑块lb不是缺陷块，则otp存储器块bs1可以存储指示符数据“00”，并且修复逻辑rl可以基于指示符数据选择逻辑块lb。如果测试结果指示逻辑块lb是缺陷块，则otp存储器块bs1可以存储指示符数据“01”，并且修复逻辑rl可以基于指示符数据选择第一冗余块rb1。如果测试结果指示第一冗余块rb1是缺陷块，则otp存储器块bs1可以存储指示符数据“10”，并且修复逻辑rl可以选择第二冗余块rb2。
图17图示图16的otp存储器块bs1中包括的otp存储器单元171的实施例。otp存储器单元171可以包括写晶体管mn1a和读晶体管mn2a。写晶体管mn1a的栅极可以连接到写字线wwl，读晶体管mn2a的栅极可以连接到读字线rwl，并且写晶体管mn1a和读晶体管mn2a可以串联连接。
在对otp存储器单元171执行写操作之前，写晶体管mn1a的各端(例如，第一节点n1和第二节点n2)可以是非导通状态。然而，通过对otp存储器单元171执行写操作，写晶体管mn1a的栅极氧化物层可以被击穿。因此，写晶体管mn1a的两端(第一节点n1和第二节点n2)可以不可逆地从非导通状态改变为导通状态。
图18图示包括像素阵列100和外围电路单元200c的图像传感器10c的实施例。外围电路单元200c可以包括逻辑块lb、第一和第二冗余块rb1和rb2以及修复单元rub。修复单元rub可以包括修复逻辑rl和熔丝块bs2。图像传感器10c可以是图15的图像传感器10a的修改示例，并且可以包括熔丝块bs2作为图15中的缺陷块存储单元bs的示例。
熔丝块bs2可以包括多个熔丝器件。指示要修复的块的缺陷块信息可以编程在熔丝器件的每个中。熔丝块bs2可以提供与其中编程缺陷块信息的熔丝器件的每个的连接状态对应的熔丝信号，并且可以控制修复逻辑rl选择逻辑块lb以及第一和第二冗余块rb1和rb2之一。修复逻辑rl可以基于熔丝块bs2提供的熔丝信号选择逻辑块lb或者第一和第二冗余块rb1和rb2中的一个。在示例性实施例中，修复逻辑rl可以包括例如多路复用器。
当施加额定电压或电流或者更高的时，熔丝器件可以永久地切断电路的连接。由于这些特性，熔丝器件可以用于修复图像传感器10c中的逻辑块lb。在示例性实施例中，熔丝器件可以是基于过流进行切断的电子熔丝。在示例性实施例中，熔丝器件可以是在正常情况下断开电路并且由于特定额定电流连接电路的反熔丝。例如，反熔丝可以击穿电容器的电介质层并且形成电容器的电介质层中的电流路径。
图19图示可以是图18中的熔丝块bs2的熔丝器件191的实施例。熔丝器件191可以包括写晶体管mn1b、读晶体管mn2b和电子熔丝ef。写晶体管mn1b的栅极可以连接到写字线wwl，并且读晶体管mn2b的栅极可以连接到读字线rwl。写晶体管mn1b的漏极可以连接到电子熔丝ef的一端，并且写晶体管mn1b的源极可以连接到地电压端子vss。读晶体管mn2b的漏极可以连接到位线bl，并且读晶体管mn2b的源极可以连接到电子熔丝ef的一端。电子熔丝ef的另一端可以连接到源极线sl。在另一示例性实施例中，例如可以通过包括电子熔丝或反熔丝的任意器件实施熔丝器件191。
图20图示包括像素阵列100和外围电路单元200d的图像传感器10d的实施例。外围电路单元200d可以包括多个逻辑块lba和lbb、多个冗余块rba和rbb、多个修复逻辑rla和rlb以及多个缺陷块存储单元bsa和bsb。根据本实施例，图像传感器10d可以包括根据逻辑块的数量的修复逻辑和缺陷块存储单元。每个修复逻辑rla和rlb可以对对应的逻辑块执行修复操作。缺陷块存储单元bsa和bsb的每个可以对对应的冗余块执行修复操作。
冗余块rba可以是例如对应于逻辑块lba的块，并且可以当逻辑块lba是缺陷块时替代逻辑块lba。修复逻辑rla和缺陷块存储单元bsa可以是对应于逻辑块lba和冗余块rba的修复单元，并且可以基于检测结果选择逻辑块lba或冗余块rba。缺陷块存储单元bsa可以存储指示通过测试逻辑块lba或冗余块rba生成的结果的坏块信息。修复逻辑rla可以基于缺陷块存储单元bsa中存储的缺陷块信息，对逻辑块lba和冗余块rba执行修复操作。
冗余块rbb可以是例如对应于逻辑块lbb的块，并且可以当逻辑块lbb是缺陷块时替代逻辑块lbb。修复逻辑rlb和缺陷块存储单元bsb可以是对应于逻辑块lbb和冗余块rbb的修复单元，并且可以基于检测结果选择逻辑块lbb或冗余块rbb。缺陷块存储单元bsb可以存储指示通过测试逻辑块lbb或冗余块rbb生成的结果的缺陷块信息。修复逻辑rlb可以基于缺陷块存储单元bsb中存储的缺陷块信息，对逻辑块lbb和冗余块rbb执行修复操作。
图21图示包括像素阵列100和外围电路单元200e的图像传感器10e的实施例。外围电路单元200e可以包括多个逻辑块lba和lbb、多个冗余块rba和rbb、修复逻辑rl'以及缺陷块存储单元bs'。根据本实施例，在图像传感器10e中，修复逻辑rl'以及缺陷块存储单元bs'可以对逻辑块lba和lbb以及冗余块rba和rbb执行修复操作。
冗余块rba可以是例如对应于逻辑块lba的块，并且可以当逻辑块lba是缺陷块时替代逻辑块lba。而且，冗余块rbb可以是例如对应于逻辑块lbb的块，并且可以当逻辑块lbb是缺陷块时替代逻辑块lbb。修复逻辑rl'以及缺陷块存储单元bs'可以是对应于逻辑块lba和冗余块rba的修复单元，并且可以基于测试结果选择逻辑块lba或冗余块rba。
缺陷块存储单元bs'可以存储指示通过测试逻辑块lba和lbb或冗余块rba和rbb生成的结果的缺陷块信息。在示例性实施例中，缺陷块存储单元bs'可以划分为分别对应于逻辑块lba和lbb的多个缺陷块存储组。修复逻辑rl'可以基于缺陷块存储单元bs'中存储的缺陷块信息，对逻辑块lba和lbb以及冗余块rba和rbb执行修复操作。在示例性实施例，修复逻辑rl'可以划分为分别对应于逻辑块lba和lbb的多个修复逻辑组。
图22图示包括图像传感器1300的系统1000的实施例。参考图22，系统100可以是例如计算系统、相机系统、扫描仪、汽车导航系统、视频电话、安全系统或运动检测系统，其使用图像数据。
如图22所示，系统1000可以包括中央处理单元(cpu)(或处理器)1100、非易失性存储器1200、图像传感器1300、输入/输出(i/o)设备1400以及随机存取存储器(ram)1500。cpu1100可以经由总线1600与非易失性存储器1200、图像传感器1300、i/o设备1400以及ram1500通信。图像传感器1300可以通过独立半导体芯片实施或者与cpu1100组合为单个半导体芯片。可以根据以上参考图1到21描述的示例性实施例实施图像传感器1300。
cpu1100可以控制系统1000并且经由总线1600与其他组件交换数据。例如，cpu1100可以接收根据示例性实施例的图像传感器1300生成的数据。非易失性存储器1200可以是即使当电源中断时也维持存储的数据的存储器。例如，非易失性存储器1200可以存储通过图像传感器1300生成的数据或者通过处理生成的数据获得的数据。ram1500可以用作cpu1100的数据存储器并且可以是易失性存储器设备。i/o设备1400可以从系统1000的用户接收命令或者输出图像和/或声音给用户。
图23图示包括图像传感器的电子系统2000和接口的实施例。参考图23，电子系统2000可以是例如使用或支持移动行业处理器接口(mipi)的数据处理设备(例如，移动电话、个人数字助理(pda)、便携式多媒体播放器(pmp)或智能电话)。电子系统2000可以包括应用处理器2010、图像传感器2040和显示器2050。图像传感器2040可以根据以上参考图1到22描述的示例性实施例来实施。
应用处理器2010中的相机串行接口(csi)主机2012可以经由csi与图像传感器2040的csi设备2041串行通信。光去串行化器可以提供在csi主机2012中并且光串行化器可以提供在csi设备2041中。
应用处理器2010中的显示串行接口(dsi)主机2011可以经由dsi与显示器2050的dsi设备2051串行通信。在该情况下，例如，光串行化器可以提供在dsi主机2011中，并且光去串行化器可以提供在dsi设备2051中。
电子系统2000可以进一步包括用于与应用处理器2010通信的rf芯片2060。电子系统2000的phy2013可以基于mipidigrf与rf芯片2060的phy2061交换数据。电子系统2000可以进一步包括全球定位系统(gps)2020、存储装置2070、麦克风2080、动态随机存取存储器(dram)2085和扬声器2090。电子系统2000可以使用全球微波互联接入(wimax)2030、无线局域网(wlan)2100、和超宽带(uwb)2110执行通信操作。
根据上述示例性实施例的图像传感器和堆叠图像传感器可以通过具有各种形状的封装实施。例如，图像传感器和堆叠图像传感器的至少一些元件可以使用以下技术封装：叠层封装(pop)技术、球栅阵列(bga)技术、芯片级封装(csp)技术、塑料带引线芯片载(plcc)技术、塑料双列直插式封装(pdip)技术、华夫封装中的管芯技术、华夫形式的管芯技术、板上芯片(cob)技术、陶瓷双列直插封装(cerdip)技术、塑料公制方型扁平封装(mqfp)技术、薄四方扁平封装(tqfp)技术、小外形集成电路(soic)技术、收缩型小外形封装(ssop)技术、薄小外形封装(tsop)技术、薄四方扁平封装(tqfp)技术、系统级封装(sip)技术、多芯片封装(mcp)技术、晶片级制造封装(wfp)技术、或晶片级处理堆叠封装(wsp)技术等
在此描述的方法、处理和/或操作可以通过要由计算机、处理器、控制器或其他信号处理设备执行的代码或指令来执行。计算机、处理器、控制器或其他信号处理设备可以是在此描述的那些或者除了在此描述的元件之外的。因为详细描述形成方法(或计算机、处理器、控制器或其他信号处理设备的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理设备转换为用于执行这里的方法的专用处理器。
所描述的实施例的单元、逻辑和其他处理特征可以以硬件、软件或二者来实现。当至少部分以硬件实现时，单元、逻辑和其他处理特征可以是例如多种集成电路的任一种，包括但不限于专用集成电路、现场可编程门阵列、逻辑门的组合、片上系统、微处理器或另一类型的处理或控制电路。
当至少部分以软件实现时，单元、逻辑和处理特征可以包括例如用于存储要由例如计算机、处理器、微处理器、控制器或其他信号处理设备执行的代码或指令的存储器或其他存储设备。计算机、处理器、微处理器、控制器或其他信号处理设备可以是在此描述的那些或者除了在此描述的元件之外的。因为详细描述形成方法(或计算机、处理器、微处理器、控制器或其他信号处理设备的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理设备转换为用于执行这里描述的方法的专用计算机、处理器、控制器或其他信号处理设备。
通过总结和回顾的方式，当前的图像传感器包括具有像素阵列和外围电路单元的有源像素传感器(aps)，外围电路单元具有形成在单个晶片上的逻辑块。因此，没有用于逻辑块的冗余块可以插入的空闲空间。而且，堆叠图像传感器可以通过堆叠第一晶片和第二晶片并且彼此结合第一和第二晶片而形成。具有像素阵列的aps形成在第一晶片上，并且具有逻辑块的外围电路单元可以形成在第二晶片上。在该情况下，如果形成在第二晶片上的逻辑块中的至少一个故障，则整个堆叠图像传感器可能故障，因此极大地降低产量。
根据上述实施例中的一个或多个，可以增大在图像传感器的批量生产期间的产量。这例如通过提供如下的图像传感器实现：该图像传感器包括逻辑块和对应于逻辑块的冗余块。如果逻辑块的测试指示逻辑块有缺陷，则逻辑块可以由冗余块替代。因此，图像传感器的批量生产的产量可以增大。
在此已经公开示例实施例，并且虽然采用特定术语，但是它们仅以一般和描述性的意义来而不是限制的目的来使用和解释。在一些实例中，如从提交本申请起对本领域的技术人员是明显的，关于特定实施例描述的特征、特性和/或要素可以单个地或者与关于其他实施例描述的特征、特性和/或要素组合使用，除非另外指明。因此，本领域的技术人员将理解可以做出形式和细节的各种变化，而不偏离在权利要求书中阐述的实施例的精神和范围。