一种时钟同步装置及方法与流程

本发明涉及通信领域，尤其涉及一种时钟同步装置及方法。

背景技术：

时钟同步设备的系统时钟支持多路参考时钟源，在任一时刻，时钟同步设备只选择其中一路参考时钟源的时钟信号进行时钟同步。

图1示例性地示出了时钟同步电路的结构。参见图1，时钟同步电路包括分频器101、鉴相器102、滤波器103以及压控振荡器104。该时钟同步电路支持4路参考时钟源。这4路参考时钟源提供的参考时钟信号分别包括：参考时钟源A提供的参考时钟信号RefClkA、参考时钟源B提供的参考时钟信号RefClkB、参考时钟源C提供的参考时钟信号RefClkC和参考时钟源D提供的参考时钟信号RefClkD。以RefClkA被时钟同步电路确定为用于进行时钟同步的参考时钟信号为例进行说明。分频器101将参考时钟信号RefClkA分频处理后输出给鉴频鉴相器102。分频处理后的时钟信号的频率是参考时钟信号RefClkA的频率的1/X。X为大于1的整数。鉴频鉴相器102将系统时钟信号SysClk与分频器101提供的时钟信号的频率偏差转换为电压信号，并将电压信号输出给滤波器103。该电压信号经过滤波器103滤波后作为压控振荡器(Voltage Controlled Oscillator，简称VCO)的控制信号。该控制信号用于对VCO 104输出的系统时钟信号的频率进行控制。具体来说，VCO 104根据输入的控制信号输出系统时钟信号SysClk。系统时钟信号SysClk经分频器105分频后输出给鉴频鉴相器102。

上述技术方案中，若时钟同步电路的参考时钟源的信号发生异常(比如低频扰动)，可能导致时钟同步电路生成的系统时钟信号发生异常。

技术实现要素：

本申请实施例提供了一种时钟同步装置及方法。

第一方面，本申请实施例提供了一种时钟同步装置，该装置包括：

N个鉴频鉴相器，用于确定N个频率偏差，所述N个鉴频鉴相器与所述N个频率偏差一一对应，所述N个鉴频鉴相器与N个参考时钟信号一一对应，其中，所述N个频率偏差是系统时钟信号与所述N个参考时钟信号的频率偏差，所述系统时钟信号与每个参考时钟信号的频率偏差由对应的鉴频鉴相器确定，N为大于1的整数；

处理器，用于根据所述N个鉴频鉴相器确定的所述N个频率偏差，确定补偿值，所述补偿值等于所述N个频率偏差的加权平均值，所述N个频率偏差中的每个频率偏差分别对应一个权重；

振荡器，用于根据所述处理器确定的补偿值生成新的系统时钟信号。

可选地，所述处理器包括：

权重确定单元，用于根据所述N个参考时钟信号的同步性能信息，确定所述N个鉴频鉴相器确定的所述N个频率偏差中每个频率偏差的权重；

补偿值确定单元，用于根据所述权重确定单元确定的所述N个频率偏差中每个频率偏差对应的权重，对所述N个频率偏差进行加权求和，所述补偿值等于所述加权求和的结果。

可选地，所述N个参考时钟信号的同步性能信息包括以下信息中的一种或多种：

所述N个参考时钟信号中每个参考时钟信号的质量信息；

所述N个参考时钟信号中每个参考时钟信号的优先级信息；

所述N个鉴频鉴相器确定的N个频率偏差中每个频率偏差的噪声信息；

所述N个鉴频鉴相器确定的N个频率偏差中的每个频率偏差所对应的相位偏差，其中，所述N个参考时钟信号对应的N个频率偏差中的每个频率偏差，由对应的参考时钟信号与所述系统时钟信号的多个相位偏差确定。

可选地，所述处理器还包括：异常检测单元；所述异常检测单元，用于检测所述N个参考时钟信号是否异常，并指示所述处理器仅根据正常的参考时钟信号所对应的鉴频鉴相器确定的频率偏差确定补偿值。

可选地，所述处理器还用于：根据所述频率补偿值确定频率偏差与时间的第一对应关系信息，并保存所述第一对应关系信息，和/或，确定频率偏差与温度的第二对应关系信息，并保存所述第二对应关系信息；

所述处理器还用于：确定所述N个参考时钟信号丢失时，根据保存的所述第一对应关系信息和/或所述第二对应关系信息，确定频率补偿值，并将确定出的频率补偿值输出给所述振荡器。

可选地，所述第一对应关系符合以时间作为变量的第一线性多项式，所保存的第一对应关系信息包括所述第一线性多项式的系数；所述第二对应关系符合以温度作为变量的第二线性多项式，所保存的第二对应关系信息包括所述第二线性多项式的系数；

所述处理器具体用于：

根据保存的所述第一线性多项式的系数以及当前补偿周期所对应的时间计数器值，确定所述当前补偿周期对应的第一频率补偿值，其中，时间计数器值根据补偿周期递增；或者，

根据保存的所述第二线性多项式的系数以及当前温度，确定所述当前温度对应的第二频率补偿值；或者，

根据保存的所述第一线性多项式的系数以及当前补偿周期所对应的时间计数器值，确定所述当前补偿周期对应的第一频率补偿值，根据保存的所述第二线性多项式的系数以及当前温度，确定所述当前温度对应的第二频率补偿值，并根据所述第一频率补偿值和所述第二频率补偿值确定用于输出给所述振荡器的频率补偿值；其中，时间计数器值根据补偿周期递增。

第二方面，本申请实施例提供了一种时钟同步方法，该方法包括：

N个鉴频鉴相器确定N个频率偏差，所述N个鉴频鉴相器与所述N个频率偏差一一对应，所述N个鉴频鉴相器与N个参考时钟信号一一对应，其中，所述N个频率偏差是系统时钟信号与所述N个参考时钟信号的频率偏差，所述系统时钟信号与每个参考时钟信号的频率偏差由对应的鉴频鉴相器确定，N为大于1的整数；

处理器根据所述N个鉴频鉴相器确定的所述N个频率偏差，确定补偿值，所述补偿值等于所述N个频率偏差的加权平均值，所述N个频率偏差中的每个频率偏差分别对应一个权重；

振荡器根据所述补偿值生成新的系统时钟信号。

可选地，所述处理器根据所述N个鉴频鉴相器确定的所述N个频率偏差，确定补偿值，包括：

所述处理器根据所述N个参考时钟信号的同步性能信息，确定所述N个频率偏差中每个频率偏差的权重；

所述处理器根据所述N个频率偏差中每个频率偏差对应的权重，对所述N个频率偏差进行加权求和，所述补偿值等于所述加权求和的结果。

可选地，所述N个参考时钟信号的同步性能信息包括以下信息中的一种或多种：

所述N个参考时钟信号中每个参考时钟信号的质量信息；

所述N个参考时钟信号中每个参考时钟信号的优先级信息；

所述N个鉴频鉴相器确定的N个频率偏差中每个频率偏差的噪声信息；

所述N个鉴频鉴相器确定的N个频率偏差中的每个频率偏差所对应的相位偏差，其中，所述N个参考时钟信号对应的N个频率偏差中的每个频率偏差，由对应的参考时钟信号与所述系统时钟信号的多个相位偏差确定。

可选地，还包括：所述处理器中的异常检测单元检测所述N个参考时钟信号是否异常，并指示所述处理器仅根据正常的参考时钟信号所对应的鉴频鉴相器确定的频率偏差确定补偿值。

可选地，还包括：

所述处理器根据所述频率补偿值确定频率偏差与时间的第一对应关系信息，并保存所述第一对应关系信息，和/或，确定频率偏差与温度的第二对应关系信息，并保存所述第二对应关系信息；

所述处理器确定所述N个参考时钟信号丢失时，根据保存的所述第一对应关系信息和/或所述第二对应关系信息，确定频率补偿值。

可选地，所述第一对应关系符合以时间作为变量的第一线性多项式，所保存的第一对应关系信息包括所述第一线性多项式的系数；所述第二对应关系符合以温度作为变量的第二线性多项式，所保存的第二对应关系信息包括所述第二线性多项式的系数；

所述处理器根据保存的所述第一对应关系信息和/或所述第二对应关系信息，确定频率补偿值，包括：

所述处理器根据保存的所述第一线性多项式的系数以及当前补偿周期所对应的时间计数器值，确定所述当前补偿周期对应的第一频率补偿值，其中，时间计数器值根据补偿周期递增；或者，

所述处理器根据保存的所述第二线性多项式的系数以及当前温度，确定所述当前温度对应的第二频率补偿值；或者，

所述处理器根据保存的所述第一线性多项式的系数以及当前补偿周期所对应的时间计数器值，确定所述当前补偿周期对应的第一频率补偿值，根据保存的所述第二线性多项式的系数以及当前温度，确定所述当前温度对应的第二频率补偿值，并根据所述第一频率补偿值和所述第二频率补偿值确定用于输出给所述振荡器的频率补偿值；其中，时间计数器值根据补偿周期递增。

第三方面，本申请实施例还提供了一个或多个计算机可读介质，所述可读介质上存储有指令，所述指令被一个或多个处理器执行时，使得通信装置执行第二方面所提供的方法。

现有技术中，时钟同步装置仅跟踪一路参考时钟信号，并根据该路参考时钟信号与时钟同步装置生成的系统时钟信号的频率偏差生成新的系统时钟信号，从而校准时钟同步装置的时钟。如果该路参考时钟信号异常，对时钟同步的影响很大。本申请实施例提供的技术方案中，跟踪多路参考时钟信号，从而得到补偿值。根据补偿值得到新的系统时钟信号。也就是说，在确定补偿值时，以多路参考时钟信号为依据。若这多路参考时钟信号中有一个参考时钟信号异常，则发生异常的一个参考时钟信号对时钟同步的影响小于当时钟同步装置仅跟踪一个参考时钟信号时，被跟踪的参考时钟信号发生异常对时钟同步的影响。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的时钟同步电路结构示意图；

图2a、图2b分别为本申请实施例中的时钟同步装置200的结构示意图；

图3为本申请实施例中的时钟同步装置200中的处理器的结构示意图；

图4为本申请实施例中时钟同步装置200中的鉴频鉴相器的原理示意图；

图5为本申请实施例提供的时钟同步方法流程示意图；

图6为本申请另一实施例提供的时钟同步方法流程示意图。

具体实施方式

下面结合附图对本申请实施例进行详细描述。

图2a示例性地示出了本申请实施例提供的时钟同步装置200的结构。时钟同步装置200中可包括：N个鉴频鉴相器(Phase and Frequence Detector，简称PFD)，该N个鉴频鉴相器201在图中标识为第一鉴频鉴相器201至第N鉴频鉴相器201(N为大于1的整数)。该时钟同步装置200中还包括处理器202、振荡器203。

在一些实施例中，第一至第N鉴频鉴相器201可以是双D数字鉴频鉴相器或时间数字转换器(Time to Digital Convertor，简称TDC)。处理器202可以是CPU、复杂可编程逻辑器件(Complex Programmable Logic Device，简称CPLD)、数字信号处理器(Digital Signal Process，简称DSP)或是现场可编程门阵列(Field－Programmable Gate Array，简称FPGA)。振荡器203可以是压控振荡器(Voltage-Controlled Oscillator，简称VCO)，或者是数字控制振荡器(Digitally Controlled Oscillator，简称DCO)，或者是数字控制振荡器(Numerical-Controlled Oscillator，简称NCO)，还可以是直接数字式频率合成器(Direct digital synthesizer，简称DDS)。

在一些实施例中，第一至第N鉴频鉴相器201、处理器202以及振荡器203之间通过数据总线连接。数据总线用于传输数字信息。比如，第一至第N鉴频鉴相器201中的每个鉴频鉴相器201都可以确定出输入的两路时钟信号的频率偏差。并将频率偏差输出给处理器202。每个鉴频鉴相器201的输入的两路时钟信号分别是参考时钟信号以及系统时钟信号。所述N个鉴频鉴相器与所述N个频率偏差一一对应，所述N个鉴频鉴相器与N个参考时钟信号一一对应，其中，所述N个频率偏差是系统时钟信号与所述N个参考时钟信号的频率偏差。具体来说，所述N个鉴频鉴相器对应同一个系统时钟信号，不同的鉴频鉴相器对应不同的参考时钟信号。所述系统时钟信号与每个参考时钟信号的频率偏差由对应的鉴频鉴相器确定。所述对应的鉴频鉴相器是指与参考时钟信号对应的鉴频鉴相器。处理器202根据第一至第N鉴频鉴相器中的每个鉴频鉴相器对应的频率偏差确定出补偿值并将补偿值输出给振荡器203。振荡器203根据处理器202确定的补偿值生成新的系统时钟信号。

所述参考时钟信号可以是主时钟设备发送的。例如，主时钟设备可以是IEEE1588-2008定义的主时钟。主时钟设备可以通过以太网向时钟同步装置发送参考时钟信号。时钟同步装置可以是IEEE1588-2008定义的从时钟。参考时钟信号可以是连续的脉冲信号。

数据总线可以采用符合以太网标准的接口。符合以太网标准的接口可以是快速以太网(Fast Ethernet，简称FE)接口或千兆以太网(Gigabit Ethernet，简称GE)接口。频率偏差以及补偿值可以携带在以太网帧中。以太网帧可以经由数据总线传输。当然，数据总线也可以采用符合其他接口标准的总线，比如Localbus总线、集成电路(Inter-Integrated Circuit，简称I2C)总线、串行外设接口(Serial Peripheral Interface，简称SPI)总线或者高级数据链路控制(High-Level Data Link Control，简称HDLC)总线。

在一些实施例中，时钟同步装置200可以是网络设备中的时钟板，该时钟板可设置在所述网络设备的背板上。所述网络设备可以是路由器或交换机。时钟板可以接收所述网络设备的其他板卡提供的参考时钟信号。提供参考时钟信号的板卡可将自身的媒体接入控制(Media Access Control，简称MAC)地址作为源MAC地址携带于以太网帧发送给时钟板，以区分参考时钟信号所来源于的板卡。时钟板所生成的系统时钟信号也可发送至其他的板卡。时钟板可将用于接收系统时钟信号的板卡的MAC地址作为目的MAC地址携带于以太网帧发送给所述用于接收系统时钟信号的板卡。

在另外一些实施例中，可以将系统时钟信号与所述N路参考时钟信号中的所有或部分参考时钟信号的频率偏差存在一个模块中，该模块可被处理器203访问，以使处理器203获取该模块中存储的频率偏差。

所述N个鉴频鉴相器与N个参考时钟信号一一对应。第一至第N鉴频鉴相器201中，第n(1<＝n<＝N)鉴频鉴相器用于接收第n路参考时钟信号与系统时钟信号，输出系统时钟信号与第n路参考时钟信号的频率偏差。例如，第一鉴频鉴相器201接收第一参考时钟信号RefClk1和系统时钟信号SysClk，输出系统时钟信号SysClk与第一参考时钟信号RefClk1之间的第一频率差偏PD_Err1。再例如，第二鉴频鉴相器201接收第二参考时钟信号RefClk2和系统时钟信号SysClk，输出系统时钟信号SysClk与第二参考时钟信号RefClk2之间的第二频率差偏PD_Err2。以此类推。

处理器202可根据第一至第N鉴频鉴相器201输出的N个频率偏差确定补偿值Δf，并输出补偿值Δf到振荡器203。所述补偿值等于所述N个频率偏差的加权平均值，所述N个频率偏差中的每个频率偏差分别对应一个权重。所述加权平均值可以按照如下方式确定：先将所述N个频率偏差与对应的权重相乘，再对各相乘结果值进行相加。可选地，对于参与加权求和运算的频率偏差，各自对应的权值之和等于1。

振荡器203可根据处理器202确定的补偿值生成新的系统时钟信号。在一些实施例中，振荡器203可根据本地时钟信号LocClk以及处理器202输出的补偿值Δf，生成新的系统时钟信号SysClk，并输出该系统时钟信号SysClk。所述本地时钟信号LocClk是晶振生成的连续的脉冲信号。所述连续的脉冲信号可以是连续的方波。

可选地，本地时钟信号LocClk可以是来自于时钟同步装置200外部的输入信号(如图2a所示)。在另外的例子中，时钟同步装置200中可包括晶振205，用于生成本地时钟信号LocClk并提供给振荡器203(如图2b所示)。

在一些实施例中，如图3所示，时钟同步装置200中的处理器202可包括权重确定单元2022、补偿值确定单元2023，可选地，还可包括异常检测单元2021。异常检测单元2021、权重确定单元2022和补偿值确定单元2023，可以由软件实现(即这些模块是处理器202中的逻辑功能模块)。

以处理器202中包含异常检测单元2021为例，异常检测单元2021用于检测所述N个参考时钟信号是否异常，并指示处理器202仅根据正常的参考时钟信号所对应的鉴频鉴相器确定的频率偏差确定补偿值。其中，正常的参考时钟信号是指异常检测单元2021检测为正常的参考时钟信号，异常的参考时钟信号是指异常检测单元2021检测为异常的参考时钟信号。检测参考时钟信号是否异常可包括以下中的一种或多种：检测参考时钟信号的频偏范围是否正常、噪声是否超标、频率变化趋势与其它参考时钟信号的频率变化趋势是否一致。作为一个例子，若在设定的时间段内，第一至第N-1参考时钟信号的频率变化趋势相同(比如频率提高)，而第N参考时钟信号的变化趋势与之不同(比如频率降低)，则避免向处理器202提供第N鉴频鉴相器201确定出的频率偏差。作为另一个例子，若在设定时间段内，第一至第N参考时钟信号的频率变化趋势相同，但第N参考时钟信号的频偏范围明显超出其它参考时钟信号的频谱范围或者超出预设的频偏范围，则避免向处理器202提供第N鉴频鉴相器201确定出的频率偏差。作为另一个例子，若第一至第N-1参考时钟信号中的噪声低于设定阈值，而第N参考时钟信号中的噪声显著高于设定阈值，则避免向处理器202提供第N鉴频鉴相器201确定出的频率偏差。

权重确定单元2022可仅为异常检测单元2021没有检测到发生异常的参考时钟信号确定所对应的频率偏差的权重，并指示处理器202仅根据正常的参考时钟信号所对应的鉴频鉴相器确定的频率偏差确定补偿值。也就是说，针对被检测为发生异常的参考时钟信号，确定所对应的频率偏差的权重等于0。以上使得处理器202确定补偿值时，不考虑发生异常的时钟参考信号所对应的频率偏差。补偿值确定单元2023可根据权重确定单元2022确定的权重，对异常检测单元2021检测为正常的参考时钟信号所对应的频率偏差进行加权求和，得到补偿值。

作为另一个例子，若时钟同步装置200中不包括异常检测单元2021，则权重确定单元2022为第一至第N鉴频鉴相器201确定的所述N个频率偏差确定每个频率偏差的权重；补偿值确定单元2023根据权重确定单元2022确定的所述N个频率偏差中每个频率偏差对应的权重，对第一至第N鉴频鉴相器201确定出的频率偏差进行加权求和，得到补偿值。

在一些实施例中，权重确定单元2022可根据参考时钟信号的同步性能信息确定参考时钟信号所对应的频率偏差的权重。可选地，所述参考时钟信号的同步性能信息可包括以下信息中的一种或多种：

-参考时钟信号的质量信息

可预先根据时钟精度对参考时钟信号的质量信息进行配置。可选地，可对参考时钟源的质量等级进行配置，一个参考时钟源的质量等级与来自于该参考时钟源的参考时钟信号的质量等级相同。这些配置信息可存储于存储器中。处理器202可从存储器获取参考时钟信号的质量信息。参考时钟信号的质量信息也可携带在相应鉴频鉴相器的输出数据中，比如，参考时钟信号的质量信息可携带在报文中，该报文借助于鉴频鉴相器201的数据通道发送到处理器202。处理器202可根据参考时钟信号的质量信息进行权重分配。作为一个例子，参考时钟信号的质量较高，则该参考时钟信号与同步后的时钟信号之间的频率偏差所对应的权重较大，反之，参考时钟信号的质量较低，则该参考时钟信号与同步后的时钟信号之间的频率偏差所对应的权重较小。

-参考时钟信号的优先级信息

可预先对参考时钟信号的优先级进行配置。可选地，可对参考时钟源的优先级进行配置，一个参考时钟源的优先级与来自于该参考时钟源的参考时钟信号的优先级相同。这些配置信息可存储于存储器中。处理器202可从存储器获取参考时钟信号的优先级信息。参考时钟信号的优先级信息也可携带在报文中，该报文借助于鉴频鉴相器201的数据通道发送到处理器202。处理器202可根据参考时钟信号的优先级进行权重分配。作为一个例子，优先级较高则该参考时钟信号与同步后的时钟信号之间的频率偏差所对应的权重则较大，反之，参考时钟信号的优先级较低则该参考时钟信号与同步后的时钟信号之间的频率偏差所对应的权重则较小。

-第一至第N鉴频鉴相器201输出的频率偏差中的噪声信息

处理器202可针对鉴频鉴相器输出的频率偏差，提取其中的噪声信息，根据提取到的噪声信息进行权重分配。作为一个例子，从频率偏差中提取到的噪声较小，则该频率偏差所对应的权重较大，反之，从频率偏差中提取到的噪声较大，则该频率偏差所对应的权重较小。

-第一至第N鉴频鉴相器201输出的频率偏差所对应的相位偏差

所述N个参考时钟信号对应的N个频率偏差中的每个频率偏差，可由对应的系统时钟信号与参考时钟信号的多个相位偏差确定，比如，第一参考时钟信号对应的一个频率偏差PD_Err1可由系统时钟信号SysClk与第一参考时钟信号RefClk1在t0时刻和t1时刻的相位偏差确定。针对第一至第N鉴频鉴相器确定的N个频率偏差中的每个频率偏差所对应的相位偏差，控制器202可确定对应的参考时钟信号的权重。作为一个例子，对于一个频率偏差，如果所对应的相位偏差较小，则该该频率偏差所对应的权重较大，反之，如果所对应的相位偏差较大，则该频率偏差所对应的权重较小。

进一步地，在一些实施例中，时钟同步装置200中还可包括滤波模块(未在图中示出)。滤波模块可由一个或一组数字滤波器实现。滤波模块主要用于对第一至第N鉴频鉴相器201输出的频率偏差进行滤波，以滤除频率偏差中的噪声信息，以保证时钟同步的精度。

进一步地，处理器202还可根据确定出的频率补偿值，并进一步结合温度、时间等信息，确定频率偏差与时间的对应关系信息，和/或，频率偏差与温度的对应关系信息。以下为描述方便，将“频率偏差与时间的对应关系信息”称为第一对应关系信息，将“频率偏差与温度的对应关系信息”称为第二对应关系信息。当处理器202确定所述N个参考时钟信号丢失时，根据保存的所述第一对应关系信息和/或第二对应关系信息，确定频率补偿值，并将确定出的频率补偿值输出给振荡器203。

可选地，所述第一对应关系信息可用一个以时间作为变量的线性多项式表示(为描述方便，该多项式称为第一多项式)。处理器202可根据设定时长内在多个时间点确定出的频率补偿值，统计得到该多项式的系数。比如，可按照固定时间间隔(每秒或每ms或其它时间间隔)采样得到频率偏差并保存至存储器中，然后根据一定时间长度(比如一天)内存储的各个时间点的频率偏差，通过多项式学习得到以下多项式：

f(t)＝a×t³+b×t²+c×t+d

其中，t为多项式的变量，表示时间；f(t)表示频率偏差；a、b、c、d分别为该多项式的系数。

处理器202可将该第一多项式的系数保存在存储器中，还可以进一步保存上述按照固定时间间隔采样到的频率偏差以及采样时刻点的时间计数器值(例如每秒+1)。

可选地，所述第二对应关系信息可用一个以温度作为变量的线性多项式表示(为描述方便，该多项式称为第二多项式)。处理器202可根据设定时长内在多个时间点确定出的频率补偿值，统计得到该多项式的系数。比如，可按照固定时间间隔(每秒或每ms或其它时间间隔)采样得到频率偏差，并将采样得到的频率偏差以及相应采样时间点的温度保存至存储器中，然后根据一定时间长度(比如一天)内存储的各个时间点的频率偏差以及温度，通过多项式学习得到以下多项式：

f(T)＝a’×T³+b’×T²+c’×T+d’

其中，T为多项式的变量，表示振荡器内部的温度，该振荡器可以是振荡器203；f(T)表示频率偏差；a’、b’、c’、d’分别为该多项式的系数。

处理器202可将该第二多项式的系数保存在存储器中，还可以进一步保存上述按照固定时间间隔采样到的频率偏差以及采样时刻点的温度。

当处理器202确定第一至第N参考时钟信号丢失时，可根据存储器204中存储的所述第一对应关系信息和/或所述第二对应关系信息，确定频率补偿值，并将确定出的频率补偿值输出给振荡器203，以使振荡器203根据该频率补偿值生成新的系统时钟信号。

具体来说，处理器202可根据保存的所述第一线性多项式的系数以及当前补偿周期所对应的时间计数器值，确定当前补偿周期对应的频率补偿值。其中，时间计数器值按照补偿周期递增。作为一个例子，补偿周期的长度为1ms，当处理器202确定所述N个参考时钟信号丢失时，则开始以该补偿周期确定补偿值。在第一个补偿周期，时间计数器数值取值为1，在第二个补偿周期，时间计数器数值取值为2，以此类推，时间计数器数值按照补偿周期以增量值等于1进行递增。当在第n个补充周期(n为大于等于1的整数)，时间计数器数值等于n，根据第一线性多项式的系数以及时间计数器数值n，可计算得到该补偿周期的频率补偿值：

a×n³+b×n²+c×n+d

具体来说，处理器202可根据保存的所述第二线性多项式的系数以及当前温度，确定所述当前温度对应的频率补偿值。作为一个例子，根据第二线性多项式的系数以及当前温度m，可计算得到该温度对应的频率补偿值：

a’×m³+b’×m²+c’×m+d’

具体来说，处理器202可根据保存的第一线性多项式的系数以及当前补偿周期所对应的时间计数器值，确定所述当前补偿周期对应的第一频率补偿值，根据保存的第二线性多项式的系数以及当前温度，确定所述当前温度对应的第二频率补偿值，并根据所述第一频率补偿值和所述第二频率补偿值确定用于输出给所述振荡器的频率补偿值。比如，可将第一频率补偿值与第二频率补偿值的和，作为用于输出给振荡器203的频率补偿值。

图4示例性地示出了一种由PFD实现的鉴频鉴相器的电路原理结构。以时钟同步装置200中的第一鉴频鉴相器201为例，如图4所示，该第一鉴频鉴相器201中包括用于检测两路输入信号(第一参考时钟信号RefClk1和系统时钟信号SysClk)的上升沿相位偏差的鉴频鉴相器2011和用于检测两路输入信号的下降沿相位偏差的鉴频鉴相器2012，加法器2013根据鉴频鉴相器2011和鉴频鉴相器2012的输出，得到这两路输入信号(RefClk1和SysClk)的频率偏差PD_Err1。

时钟同步装置200可根据具体情况工作在跟踪工作模式、保持工作模式或者自由振荡工作模式。下面结合图5对时钟同步装置的时钟同步流程进行描述。

在图5所示的S501～S502中，若时钟同步装置200中的处理器202确定第一至第N鉴频鉴相器201中的至少一个鉴频鉴相器输出有效的频率偏差，则转入S503，时钟同步装置工作在跟踪工作模式下；若时钟同步装置200中的处理器202确定第一至第N鉴频鉴相器201均未输出有效的频率偏差，则转入S505，时钟同步装置工作在保持工作模式下。

具体地，在一个例子中，若S501中，第一至第N鉴频鉴相器201均未接收到参考时钟信号，则无法输出有效的频率偏差，则处理器202可判断第一至第N参考信号丢失，因此进入保持工作模式。在另一个例子中，若S501中，第一至第N鉴频鉴相器201中的至少一个接收到参考时钟信号并输出频率偏差，但在S502中，处理器202判断所有鉴频鉴相器输出的频率偏差均异常，则可判断第一至第N参考信号丢失，因此进入保持工作模式。

在图5所示的S503～S504中，在跟踪工作模式下，处理器202对鉴频鉴相器输出的频率偏差进行加权求和，得到补偿值Δf，输出该补偿值Δf给振荡器203，振荡器203根据该补偿值Δf生成新的系统时钟信号，并输出生成的系统时钟信号。进一步地，处理器202根据该补偿值Δf确定频率偏差与时间的第一对应关系信息，和/或，频率偏差与温度的第二对应关系信息，将所述第一对应关系信息和/或第二对应关系信息存储于存储器204。跟踪工作模式的具体实现过程，可参见前述实施例的描述，在此不再重复。

在图5所示的S505～S506中，在保持工作模式下，处理器202获取存储器204中存储的所述第一对应关系信息和/或第二对应关系信息，根据获取的所述第一对应关系信息和/或第二对应关系信息，并可进一步结合补偿周期和/或温度等关键信息，确定频率补偿值，并输出给振荡器203。振荡器203根据输入的频率补偿值生成新的系统时钟信号，并输出生成的系统时钟信号。振荡器203可生成基本不受温度变化和老化影响的系统时钟信号。若处理器202无法从存储器204获取到所述第一对应关系信息和/或第二对应关系信息，则转入S507，进入自由振荡工作模式。

在图5所示的S507中，在自由振荡工作模式下，振荡器203可基于本地时钟信号生成系统时钟信号，并输出生成的系统时钟信号。

本申请的实施例中，一方面，在跟踪工作模式下，时钟同步装置不是仅跟踪一路参考时钟信号，而是跟踪多路参考时钟信号，并对系统时钟信号与多路参考时钟信号的频率偏差进行加权求和，从而得到补偿值。在现有技术中，若所选择的参考时钟信号异常，则该异常所产生的误差会全部引入时钟同步过程。而本申请实施例中，由于在确定补偿值时，以多路参考时钟信号为依据，因此，若这多路参考时钟信号中有一部分参考时钟信号异常，则该异常所产生的误差仅部分引入时钟同步过程，降低了对时钟同步的影响。尤其在使用业务时钟信号作为参考时钟信号的情况下，由于业务时钟信号中承载有业务数据，容易因业务处理异常等原因产生信号异常，从而影响时钟同步精度，而采用本申请实施例，可降低业务时钟与系统时钟间的耦合性，隔离业务时钟对系统时钟的干扰。

另一方面，在跟踪工作模式下，时钟同步装置确定频率偏差与时间的第一对应关系信息和/或频率偏差与温度的第二对应关系信息时，依据的是系统时钟信号与多路参考时钟信号的频率偏差的加权平均值，而非单个参考时钟信号与时钟信号的频率偏差，相比之下降低了单路参考时钟信号对系统时钟性能的影响。由于上述第一对应关系信息和第二对应关系信息可反映振荡器的频率特性，因此使得通过这种方法得到的振荡器的频率特性更加稳定，因而在保持工作模式下，基于该频率特性所得到的补偿值更加准确，从而提高了时钟同步的性能。

参见图6，为本申请另一实施例提供的时钟不同流程示意图，该流程可包括：

S601：N个鉴频鉴相器确定N个频率偏差，所述N个鉴频鉴相器与所述N个频率偏差一一对应，所述N个鉴频鉴相器与N个参考时钟信号一一对应，其中，所述N个频率偏差是系统时钟信号与所述N个参考时钟信号的频率偏差，所述系统时钟信号与每个参考时钟信号的频率偏差由对应的鉴频鉴相器确定，N为大于1的整数；

S602：处理器根据所述N个频率偏差，确定补偿值，所述补偿值等于所述N个频率偏差的加权平均值，所述N个频率偏差中的每个频率偏差分别对应一个权重；

S603：振荡器根据所述补偿值生成新的系统时钟信号。

上述流程可采用图2a或图2b所示的时钟同步装置执行，其中，S601可由上述时钟同步装置中的N个鉴频鉴相器执行，S602可由上述时钟同步装置中的处理器执行，S603可由上述时钟同步装置中的振荡器执行。上述各步骤的具体实现过程，可参见前述实施例，在此不再详述。

本发明实施例还提供了一种计算机可读存储介质，用于存储为执行上述处理器所需执行的计算机软件指令，其包含用于执行上述处理器所需执行的程序。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。