一种无线局域网射频收发机电路芯片的制作方法

本发明涉及集成电路领域，更具体地，涉及一种无线局域网射频收发机电路芯片。

背景技术：

当前无线通信技术迅猛发展，其中无线局域网技术尤其重要且与日常生活息息相关。其优势在于短距离下可以以极高速率传输，且基本适用于任意场合，可将手持智能终端从有线网络的束缚中解放出来，具有革命性的意义。更为重要的是，无线局域网具有以下特点：强移动性，只要信号覆盖到即可保持连接，而无需注意特定方向；配置简单，一般应用场景下，用户仅需输入密码即可进行连接；组网方式灵活，可与有线网络进行复合组网，形成容量极大的基础设施网络。

当前无线局域网络所使用的协议为IEEE 802.11协议群，其中得到最广泛应用的IEEE 802.11b协议使用2.4GHz作为载波频段，补偿编码调制CCK进行调制。在高速数据传输率的前提下，需要达到高灵敏度、高线性度、低误码率等设计目标，因此射频收发机的设计具有一定的挑战性。

以往射频集成电路通常使用GaAs工艺进行开发和制造以获得高频工作点和低噪的特性，但GaAs工艺面临着无法与数字电路进行集成、面积和功耗较大、成本高等劣势。同时，随着CMOS集成电路工艺的发展，片上电感可用性得到极大提高，从而使得基于CMOS工艺的全芯片集成射频收发机电路实现成为可能，整个无线局域网收发芯片也可集成在单芯片中，即SOC实现。射频收发机作为数据从空间中的无线电波到数字信号转换的直接媒介和接口，其性能和集成度对于整个无线局域网数据传输系统至关重要。然而，由于射频电路工作在极高频率下，信号从二维的电子流动形式向三维的电磁波形式传播形式转变，且电路中高频器件受到噪声干扰和寄生效应的影响更为严重，因此，射频收发机的设计成为关键点和难点。

技术实现要素：

本发明提供一种无线局域网射频收发机电路芯片，该芯片可有效的对无线局域网的射频信号进行收发。

为了达到上述技术效果，本发明的技术方案如下：

一种无线局域网射频收发机电路芯片，包括接收电路RX、发射电路TX、数字控制模块CTL和本振频率发生器FS；

所述接收电路RX包括低噪放大器LNA、若干混频器Mixer、若干第一可变增益放大器VGA1、若干低通滤波器LPF、若干第二可变增益放大器VGA2、若干高速缓冲器Buffer和若干模数转换器ADC，所述混频器Mixer、第一可变增益放大器VGA1、低通滤波器LPF、第二可变增益放大器VGA2、高速缓冲器Buffer和模数转换器ADC顺次连接成一路信号流向电路，若干混频器Mixer、若干第一可变增益放大器VGA1、若干低通滤波器LPF、若干第二可变增益放大器VGA2、若干高速缓冲器Buffer和若干模数转换器ADC组成若干路信号流向电路，每一路信号流向电路的混频器Mixer的输入端与低噪放大器LNA的输出端连接，每一路信号流向电路的模数转换器ADC的输出端连接到该电路芯片外的数字基带；所述每一路信号流向电路的混频器Mixer的输入端还与本振频率发生器FS连接；数字控制模块CTL与接收电路RX的所有器件相连；所述每一路信号流向电路的混频器Mixer的输出端与一补偿DAC模块连接；

发射电路TX包括若干模数转换器DAC、若干可变增益放大器VGA，若干混频器Mixer和可变增益射频放大器RFVGA，模数转换器DAC、可变增益放大器VGA，混频器Mixer顺次连接成一路信号走向电路，若干模数转换器DAC、若干可变增益放大器VGA，若干混频器Mixer组成若干路信号走向电路，每一路信号走向电路的模数转换器DAC的输入端与该电路芯片外的数字基频带连接，每一路信号走向电路的混频器Mixer的输出端与可变增益射频放大器RFVGA连接；所述每一路信号走向电路的混频器Mixer的输入端还与本振频率发生器FS连接；数字控制模块CTL与发射电路TX的所有器件相连；所述每一路信号走向电路的可变增益放大器VGA的输出端与一补偿DAC模块连接。

进一步地，所述的接收电路RX包括两路信号流向电路，分别通过本振频率发生器FS产生的I路和Q路基频信号。

进一步地，发射电路TX包括两路信号走向电路，分别通过数字基带产生的I路和Q路信号。

进一步地，该电路芯片中的低通滤波器LPF是5阶巴特沃斯低通滤波器，所述低通滤波器LPF的带宽为10MHz或20MHz。

进一步地，分别通过本振频率发生器FS产生的I路和Q路基频信号，I路和Q路基频信号的频率都为2.4GHz，相位差为90度。

与现有技术相比，本发明技术方案的有益效果是：

本发明执行无线射频接收功能的时候，无线局域网协议规定的射频信号从天线流入经过接收机放大、混频、功率放大、滤波后经由模拟数字转换器ADC处理后送入外部的数字基带进行解调。当本发明执行无线射频发射功能时，由数字基带发送的数字信号由数字模拟转换器DAC转换为模拟信号并由本发明的无线射频发射机进行滤波、放大、混频后成为射频信号，并由外置功率放大器PA放大后，由天线发射。本发明可以有效的对无线局域网的射频信号进行收发。

附图说明

图1为本发明的结构图；

图2为本发明接收电路RX的原理图；

图3为本发明发射电路TX的原理图；

图4为本发明频率综合器FS的结构图。

具体实施方式

附图仅用于示例性说明，不能理解为对本专利的限制；

为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；

对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

下面结合附图和实施例对本发明的技术方案做进一步的说明。

实施例1

如图1-3所示，一种无线局域网射频收发机电路芯片，包括接收电路RX、发射电路TX、数字控制模块CTL和本振频率发生器FS；

所述接收电路RX包括低噪放大器LNA、若干混频器Mixer、若干第一可变增益放大器VGA1、若干低通滤波器LPF、若干第二可变增益放大器VGA2、若干高速缓冲器Buffer和若干模数转换器ADC，所述混频器Mixer、第一可变增益放大器VGA1、低通滤波器LPF、第二可变增益放大器VGA2、高速缓冲器Buffer和模数转换器ADC顺次连接成一路信号流向电路，若干混频器Mixer、若干第一可变增益放大器VGA1、若干低通滤波器LPF、若干第二可变增益放大器VGA2、若干高速缓冲器Buffer和若干模数转换器ADC组成若干路信号流向电路，每一路信号流向电路的混频器Mixer的输入端与低噪放大器LNA的输出端连接，每一路信号流向电路的模数转换器ADC的输出端连接到该电路芯片外的数字基带；所述每一路信号流向电路的混频器Mixer的输入端还与本振频率发生器FS连接；数字控制模块CTL与接收电路RX的所有器件相连；所述每一路信号流向电路的混频器Mixer的输出端与一补偿DAC模块连接；

发射电路TX包括若干模数转换器DAC、若干可变增益放大器VGA，若干混频器Mixer和可变增益射频放大器RFVGA，模数转换器DAC、可变增益放大器VGA，混频器Mixer顺次连接成一路信号走向电路，若干模数转换器DAC、若干可变增益放大器VGA，若干混频器Mixer组成若干路信号走向电路，每一路信号走向电路的模数转换器DAC的输入端与该电路芯片外的数字基频带连接，每一路信号走向电路的混频器Mixer的输出端与可变增益射频放大器RFVGA连接；所述每一路信号走向电路的混频器Mixer的输入端还与本振频率发生器FS连接；数字控制模块CTL与发射电路TX的所有器件相连；所述每一路信号走向电路的可变增益放大器VGA的输出端与一补偿DAC模块连接。

本实施例中，数字控制模块CTL将外部控制命令字通过SPI协议传送到芯片内部，并对其余三个射频电路进行控制。其次，射频电路内置了状态寄存器，也使用SPI协议传送到芯片外部，对此芯片的工作状态进行监控。数字控制模块CTL遵循SPI协议，有SPI_CLK，SPI_SS，SPI_MISO和SPI_MOSI四个接口。SPI_CLK信号为低频时钟，由外部控制电路或者FPGA产生；当SPI_SS下降为低电平后，SPI传输开始，SPI_CLK有效，SPI_MOSI和SPI_MISO按照协议规定，分别执行控制命令字接收和状态监视数据发送的任务。SPI_MOSI在若干个SPI时钟周期内以串行方式连续接收命令字并送入本芯片的内部命名寄存器组ANABITS中。命名寄存器组ANABITS的宽度以容纳所有控制命令字为准。

本发明中的射频信号接收机使用零中频架构。零中频射频接收机的本振频率LO等于载频RF，即中频IF为零。RF信号经过LNA放大直接变频道基带信号，LPF用于选择有用信道。零中频结构具有不少优点：结构简单，易于集成，无镜像频率干扰，适用于CMOS工艺实现；但零中频结构本身有不少劣势：直流偏差(DC offset)，1/f噪声干扰，I/Q失配影响等。本发明通过技术手段对以上问题进行了解决。

直流偏差由自混频引起，引发自混频的信号主要由本振LO泄漏到混频器RF输入端，这种现象对零中频接收机影响最大。对于零中频结构，后级没有带通滤波器，有用信号也是分布在DC附近，甚至DC处。混频器级联的LPF和VGA通常提供了最大电路增益(通常为20-60dB)，直流信号过大可能让VGA无法正常工作，结果是信号的信噪比下降严重，自混频引发的直流偏差最严重的影响在于使后级电路进入饱和状态，完全无法放大信号。直流偏差有多重减缓措施。本发明使用交流耦合的方法直接滤除DC信号；对于自混频引起的直流偏差，采用谐波混频来缓解，LO泄漏到mixer的RF端引发的自混频产生RF输出，不会产生DC信号。

滤除DC信号可以减小1/f噪声干扰，LNA和混频器提供一定的增益也可以有效抑制1/f噪声。根据1/f噪声特点，VGA中更大的晶体管尺寸也可以减小1/f噪声。总之对零中频结构，1/f噪声存在，但并不是主要的问题所在。本发明通过增加LPF滤波器和增大VGA中有效晶体管尺寸对1/f噪声进行消除。

元件失配会造成两条正交支路不匹配，产生失真即I/Q失配。I/Q失配可采用数字方法补偿。如图2和图3所示，本发明通过分别在接收电路和发射电路中添加两个额外的DAC对IQ两路失调进行补偿，并通过CTL模块控制DAC的相关参数。

如图4所示，频率综合器FS包括鉴频鉴相器PFD，电荷泵CP，低通滤波器LPF，压控振荡器VCO和整数分频器Divider。频率综合器FS的作用在于产生4.8GHz的高质量时钟并连接到接收链路RX和发射链路TX，分别执行二分频后产生2.4GHz的基频信号用作混频。

当本发明执行接收功能时，RF信号进入到射频信号接收机RX后首先被LNA进行低噪放大。LNA本质上是一个选频放大器，其在特定频段内提供足够大的增益以抑制后级电路噪声。通常来说Mixer的噪声一般在10dB以上，而协议要求整个接收链路的噪声在10dB以下，所以Mixer必须加入噪声足够低的放大器以抑制噪声，LNA即用来满足此放大需求。具体来说LNA主要完成两个功能：在工作频段提供适当的增益，匹配前级电路阻抗。在工作频段提供适当的增益表现为输入阻抗匹配在工作频段和输出通常谐振在工作频段。

混频器Mixer的作用就是变频，把信号搬移到所需频段，也就是输出要产生新的频率分量。如果系统是时变的或非线性的都可以产生性的频率分量，Mixer可认为是时变系统。通常Mixer要么对电压要么对电流进行切换，从而产生所需频率分量。其在频域的数学表达为：输入信号与0或1信号相乘，周期0或1信号的傅里叶级数为：

输入与LO在频域相乘后便可得到所需频谱。本发明采用全差分结构的吉尔伯特混频器对所述频率进行变频操作。接收机中的混频器的转换增益为10dB，并通过DAC引入额外的失调电压来补偿链路的失调电压。CTL的控制命令字对DAC的补偿电压进行控制。

VGA的设计目的为保证线性度的前提下提供增益放大。VGA属于低频电路，本发明使用调节源极衰减共源放大器，通过调节电路的反馈电阻便可方便地改变电路增益，结构相对简单且满足设计要求。本发明通过CTL接入控制位，通过改变反馈电阻接入的值，实现不同的增益。

本设计采用5阶巴特沃斯LPF来缓解信道外干扰。通过级联1阶LPF和2个2阶LPF实现5阶LPF。LPF基于多环反馈结构实现，通过调整电容实现带宽调整和调谐，每个可调电容的结构相同。LPF的带宽为10MHz或20MHz。

设置缓冲器Buffer的主要目的是减小接收机的输出阻抗，从而驱动后级电路。Buffer的输出阻抗为50欧姆，共模输出电平V_out,cm＝0.6V。

接收链路的失调电压通常比较大，理论上如果失调电压不校准电路无法工作，因此引入了失调校准DAC对I路和Q路进行调整。校准的工作原理是往后级电路的注入小电流，外部引入失调电压从而抵消掉电路固有的失调电压。CTL控制模块连接到DAC对其进行控制，可以分别对I路和Q路设置步进的正负电压调整。

如图3所示，射频发射机包含低通滤波器LPF，可变增益射频放大器RFVGA，可变增益放大器VGA，混频器Mixer。发射机采用直接上变频结构，需要一个工作2*F_LO的本振信号，引入DAC用于补偿失调电压引起的本振泄露。通过SPI口调整以上模块。

当本发明执行发射功能时，已调制的基带信号以数字形式从数字基带中经过数字模拟转换器DAC进行转换成为模拟信号，并送入到射频信号发射机TX中。基带信号首先被LPF滤波，之后经过可变增益放大器VGA得到高信噪比的模拟信号，之后送入混频器进行上变频。其中低通滤波器的结构与接收机中低通滤波器的结构相同，并可以实现调谐。

发射机所用的上变频混频器为吉尔伯特混频结构。该混频器的转换增益0dB。混频器后置加法器集成在此混频器中。根据相关理论分析，发射链路的失调电压导致本振泄露。和接收链路类似，通过DAC引入额外的失调电压来补偿链路的失调电压。

片外功放的输入阻抗一般为50欧姆，本发明可变增益射频放大器RFVGA驱动此阻抗。RFVGA需要外界RFC到电源的偏置。RFVGA连接到CTL控制单元，并可调整增益以控制发射功率。RFVGA的输出信号连接到本发明外的外置PA功率放大器，并由天线进行发射。

相同或相似的标号对应相同或相似的部件；

附图中描述位置关系的用于仅用于示例性说明，不能理解为对本专利的限制；

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。