一种射频开关电路和射频链路的制作方法

本发明涉及电子设备领域，特别是涉及一种射频开关电路和射频链路。

背景技术：

LTE(长期演进，Long Term Evolution)是一个数据网络，为了给用户提供更高的速率，需要更高的SNR(信噪比，signal-to-noise ratio)。Relay基站(中继站，Relay Node)通过减少终端与Relay之间的距离以提高SNR，这样既可以提高容量，又可以改善覆盖。基于所使用的频谱来划分，Relay可以分为带内(in-band)和带外(out-of-band)这两种情况。

现有技术在带内Relay基站单板设计中，射频开关电路多采用TDD功放收发开关，其收发隔离度低，可靠性较差。

技术实现要素：

本发明提供一种射频开关电路和射频链路，用以解决现有技术在带内Relay基站单板设计中，射频开关电路多采用TDD功放收发开关，其收发隔离度低，可靠性较差的问题。

为解决上述技术问题，一方面，本发明提供一种射频开关电路，包括：两个PIN二极管串并联电路和两个隔离电路，每个所述PIN二极管串并联电路和一个所述隔离电路组成一边射频开关电路，以得到两边对称的射频开关电路；其中，所述PIN二极管串并联电路包括：两组PIN二极管，每组PIN二极管以并联的两路PIN二极管组成，所述两组PIN二极管串联连接，以作为电路的开关；所述隔离电路，包括两路由PIN二极管组成的支路，为一个处于工作状 态的PIN二极管串并联电路提供反偏电压，为另一个处于非工作状态的PIN二极管串并联电路提供正偏电压，以进行隔离。

进一步，每个所述PIN二极管串并联电路包括：两组PIN二极管，每组PIN二极管包括：两路并联着相同个数的PIN二极管；

其中，第一组PIN二极管中的两路二极管的阳极均连接至射频输入端，所述第一组PIN二极管中的两路二极管的阴极均连接至第二组PIN二极管中的两路二极管的阴极，所述第二组PIN二极管中的两路二极管的阳极连接至Uu口或Un口；

所述第一组PIN二极管中的两路二极管的阴极还连接至第一电感的一端，所述第一电感的另一端连接至接地的第一电容的一端，还连接至由两个电阻并联而成的电阻组，所述电阻组的另一端连接至控制电路的一个输出端，以接收一路控制信号；

所述第二组PIN二极管中的两路二极管的阴极还连接至第二电感的一端，所述第二电感的另一端连接至接地的第二电容的一端，还连接至所述电阻组。

进一步，所述每组PIN二极管包括两个并联的PIN二极管。

进一步，所述隔离电路包括：由两个PIN二极管、四个电容和四个电阻组成的两路隔离支路，两个隔离支路组成的电路并联，每个支路由一个PIN二极管、两个电容和一个电阻组成；其中，每个支路的PIN二极管的阳极连接至所述PIN二极管串并联电路中的所述第二组PIN二极管中的两路二极管的阳极，所述每个支路的PIN二极管的阴极连接至接地的第三电容的一端，还连接至第一电阻的一端，所述第一电阻的另一端连接至接地的第四电容的一端，还连接至第二电阻的一端，所述第二电阻的另一端连接至所述控制电路的另一个输出端，以接收另一路控制信号。

进一步，还包括：由三个磁珠、三个滤波装置和三个电阻组成的三路供电电路；其中，每一路供电电路包括依次连接的磁珠、滤波装置和电阻，所述每一路供电电路的磁珠连接至供电电源；三路供电电路中的一路供电电路的电阻 连接至所述两边对称的射频开关电路的对称位置，其余两路供电电路分别连接至所述PIN二极管串并联电路中的所述第二组PIN二极管中的两路二极管的阳极和所述隔离电路中的PIN二极管的阳极连接。

进一步，还包括：所述控制电路，其中，所述控制电路与所述第一组PIN二极管中的所述电阻组连接的一路控制信号的输出端与第三电阻的一端连接，所述第三电阻的另一端与第一PNP型三极管的基极连接，所述第一PNP型三极管的发射极和第四电阻的一端连接，所述第四电阻的另一端和一对并联的电阻组连接，所述电阻组的另一端连接至所述射频输入端，所述所述第四电阻的另一端还和接地的第五电容连接；所述第一PNP型三极管的集电极和所述控制电路的另一个输出端连接；

所述控制电路的另一个输出端还和与第五电阻的一端连接，所述第五电阻的另一端与第二PNP型三极管的基极连接，所述第二PNP型三极管的发射极和第六电阻的一端连接，所述第六电阻的另一端和所述第四电阻的另一端连接；所述第二PNP型三极管的集电极和所述第三电阻的一端连接；

所述第一PNP型三极管的集电极还和所述控制电路的另一个输出端连接；所述第一PNP型三极管的基极连接至第一MOS管的漏极，所述第一MOS管的漏极通过第一肖特基二极管与源极连接，所述源极还接地连接，所述第一MOS管的栅极与第七电阻的一端连接，所述第七电阻的另一端与供电电源和转换器的AN端连接；

所述第二PNP型三极管的基极连接至第二MOS管的漏极，所述第二MOS管的漏极通过第二肖特基二极管与源极连接，所述源极还接地连接，所述第二MOS管的栅极与第八电阻的一端连接，所述第八电阻的另一端与供电电源和所述转换器的YOUT端连接；所述转换器的VCC端与接地的第六电容连接，还通过磁珠连接至供电电源，所述转换器的GND端接地连接。

另一方面，本发明还提供一种射频链路，包括：上述任一项所述的射频开关电路；所述射频开关电路的输入端连接至环形器的一个端口，所述射频开关 电路另一端连接至Un口或Uu口。

本发明使用两个PIN二极管串并联电路作为开关，其中，每个PIN二极管串并联电路中包括两组PIN二极管，每组PIN二极管以并联的两路PIN二极管组成，且两组PIN二极管串联连接，两个PIN二极管串并联电路形成了对称的射频开关电路，插损较小，可靠性和隔离度都较高，解决了现有技术在带内Relay基站单板设计中，射频开关电路多采用TDD功放收发开关，其收发隔离度低，可靠性较差的问题。

附图说明

图1是本发明实施例中射频开关电路的结构示意图；

图2是本发明实施例中射频开关电路中隔离电路的结构示意图；

图3是本发明优选实施例中Relay开关在射频链路中的位置；

图4是本发明优选实施例中Relay开关的电路结构示意图；

图5是本发明优选实施例中Relay开关的驱动电路的电路结构示意图。

具体实施方式

为了解决现有技术在带内Relay基站单板设计中，射频开关电路多采用TDD功放收发开关，其收发隔离度低，可靠性较差的问题，本发明提供了一种射频开关电路和射频链路，以下结合附图以及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不限定本发明。

本发明实施例提供一种射频开关电路，该电路的结构示意如图1所示，包括：

两个PIN二极管串并联电路(图中为11和12)和两个隔离电路(图中为21和22)，每个PIN二极管串并联电路和一个隔离电路组成一边射频开关电路，以得到两边对称的射频开关电路；其中，PIN二极管串并联电路包括：两组PIN 二极管，每组PIN二极管以并联的两路PIN二极管组成，两组PIN二极管串联连接，以作为电路的开关；隔离电路，包括两路由PIN二极管组成的支路，为一个处于工作状态的PIN二极管串并联电路提供反偏电压，为另一个处于非工作状态的PIN二极管串并联电路提供正偏电压，以进行隔离。

本发明实施例使用两个PIN二极管串并联电路作为开关，其中，每个PIN二极管串并联电路中包括两组PIN二极管，每组PIN二极管以并联的两路PIN二极管组成，且两组PIN二极管串联连接，两个PIN二极管串并联电路形成了对称的射频开关电路，插损较小，可靠性和隔离度都较高，解决了现有技术在带内Relay基站单板设计中，射频开关电路多采用TDD功放收发开关，其收发隔离度低，可靠性较差的问题。

在实现时，每个PIN二极管串并联电路包括：两组PIN二极管，每组PIN二极管包括：两路并联着相同个数的PIN二极管(根据需求设置，例如每路两个或四个PIN二极管)；其中，第一组PIN二极管中的两路二极管的阳极均连接至射频输入端，第一组PIN二极管中的两路二极管的阴极均连接至第二组PIN二极管中的两路二极管的阴极，第二组PIN二极管中的两路二极管的阳极连接至Uu口或Un口；第一组PIN二极管中的两路二极管的阴极还连接至第一电感的一端，第一电感的另一端连接至接地的第一电容的一端，还连接至由两个电阻并联而成的电阻组，电阻组的另一端连接至控制电路的一个输出端，以接收一路控制信号；第二组PIN二极管中的两路二极管的阴极还连接至第二电感的一端，第二电感的另一端连接至接地的第二电容的一端，还连接至电阻组。

隔离电路由两个PIN二极管、四个电容和四个电阻组成的两路隔离支路，两个隔离支路组成的电路并联，每个支路由一个PIN二极管、两个电容和一个电阻组成，其结构示意可以如图2所示；其中，每个支路的PIN二极管的阳极连接至PIN二极管串并联电路中的第二组PIN二极管中的两路二极管的阳极，每个支路的PIN二极管的阴极连接至接地的第三电容的一端，还连接至第一电 阻的一端，第一电阻的另一端连接至接地的第四电容的一端，还连接至第二电阻的一端，第二电阻的另一端连接至控制电路的另一个输出端，以接收另一路控制信号。

上述装置还包括：由三个磁珠、三个滤波装置和三个电阻组成的三路供电电路；其中，每一路供电电路包括依次连接的磁珠、滤波装置和电阻，每一路供电电路的磁珠连接至供电电源；三路供电电路中的一路供电电路的电阻连接至两边对称的射频开关电路的对称位置，其余两路供电电路分别连接至PIN二极管串并联电路中的第二组PIN二极管中的两路二极管的阳极和隔离电路中的PIN二极管的阳极连接。

优选的，上述装置还包括控制电路，其中，控制电路与第一组PIN二极管中的电阻组连接的一路控制信号的输出端与第三电阻的一端连接，第三电阻的另一端与第一PNP型三极管的基极连接，第一PNP型三极管的发射极和第四电阻的一端连接，第四电阻的另一端和一对并联的电阻组连接，电阻组的另一端连接至射频输入端，第四电阻的另一端还和接地的第五电容连接；第一PNP型三极管的集电极和控制电路的另一个输出端连接；控制电路的另一个输出端还和与第五电阻的一端连接，第五电阻的另一端与第二PNP型三极管的基极连接，第二PNP型三极管的发射极和第六电阻的一端连接，第六电阻的另一端和第四电阻的另一端连接；第二PNP型三极管的集电极和第三电阻的一端连接。

上述第一PNP型三极管的集电极还和控制电路的另一个输出端连接；第一PNP型三极管的基极连接至第一MOS管的漏极，第一MOS管的漏极通过第一肖特基二极管与源极连接，源极还接地连接，第一MOS管的栅极与第七电阻的一端连接，第七电阻的另一端与供电电源和转换器的AN端连接；第二PNP型三极管的基极连接至第二MOS管的漏极，第二MOS管的漏极通过第二肖特基二极管与源极连接，源极还接地连接，第二MOS管的栅极与第八电阻的一端连接，第八电阻的另一端与供电电源和转换器的YOUT端连接。

上述转换器的VCC端与接地的第六电容连接，还通过磁珠连接至供电电源，转换器的GND端接地连接。

本发明实施例还提供一种射频链路，其包括：上述任一项的射频开关电路；其中，射频开关电路的输入端连接至环形器的一个端口，射频开关电路另一端连接至Un口或Uu口。

优选实施例

本发明实施例针对带内Relay基站单板设计实现阶段在功放(PA)输出部分增加的一种对称型、高隔离度、高可靠性的射频开关。

本实施例提供的射频开关与TDD功放收发开关不同，Relay开关(射频电路开关)是一种对称开关，应用在功放环形器2口与连接器之间的对称射频开关，低插损、高隔离度、且射频信号长时间通过开关，可靠性要求更高，Un/Uu口隔离度要求50db以上，在射频链路中的位置如图3所示。上述射频开关电路的结构组成包括开关驱动电路(控制电路)、PIN二极管串并联电路和隔离电路，其电路结构如图4所示；其工作原理是，当功放切换到Uu口时，Un处于隔离状态，当切换到Un口时，Uu口处于隔离，两个端口承受的功率、插损以及隔离度保持一致，两个端口在正常使用状态下，根据高层软件控制实现实时切换。

下面，基于图4说明对上述射频开关电路进行详细说明。

从图4中可以看出，左右两侧完全是对称的电路图，下面，以左侧部分的电路为例进行说明，左侧虚线框1包围的为隔离电路，虚线框2包围的为PIN二极管串并联电路；驱动电路不属于开关本身的一部分，因此，并未在图4中示出，将在图5中对驱动电路进行说明。

在图4中，PIN二极管串并联电路包括：两组PIN二极管，每组PIN二极管为并联着一个PIN二极管的二极管组；其中，第一组PIN二极管中的两路二极管的阳极均连接至射频输入端，第一组PIN二极管中的两路二极管的阴极均连接至第二组PIN二极管中的两路二极管的阴极，第二组PIN二极管中的两路 二极管的阳极连接至Un口(右侧部分电路连接至Uu口)；第一组PIN二极管中的两路二极管的阴极还连接至第一电感的一端，第一电感的另一端连接至接地的第一电容的一端，还连接至由两个电阻并联而成的电阻组，电阻组的另一端连接至控制电路的一个输出端，以接收一路控制信号；第二组PIN二极管中的两路二极管的阴极还连接至第二电感的一端，第二电感的另一端连接至接地的第二电容的一端，还连接至电阻组。

隔离电路由两个PIN二极管、四个电容和四个电阻组成的两路隔离支路，两个隔离支路组成的电路并联，每个支路由一个PIN二极管、两个电容和一个电阻组成，每个支路的PIN二极管的阳极连接至PIN二极管串并联电路中的第二组PIN二极管中的两路二极管的阳极，每个支路的PIN二极管的阴极连接至接地的第三电容的一端，还连接至第一电阻的一端，第一电阻的另一端连接至接地的第四电容的一端，还连接至第二电阻的一端，第二电阻的另一端连接至控制电路的另一个输出端，以接收另一路控制信号。

如图5所示，驱动电路与上述第一组PIN二极管中的电阻组连接的一路控制信号的输出端与第三电阻的一端连接，第三电阻的另一端与第一PNP型三极管的基极连接，第一PNP型三极管的发射极和第四电阻的一端连接，第四电阻的另一端和一对并联的电阻组连接，电阻组的另一端连接至射频输入端，第四电阻的另一端还和接地的第五电容连接；第一PNP型三极管的集电极和控制电路的另一个输出端连接；控制电路的另一个输出端还和与第五电阻的一端连接，第五电阻的另一端与第二PNP型三极管的基极连接，第二PNP型三极管的发射极和第六电阻的一端连接，第六电阻的另一端和第四电阻的另一端连接；第二PNP型三极管的集电极和第三电阻的一端连接；上述第一PNP型三极管的集电极还和控制电路的另一个输出端连接；第一PNP型三极管的基极连接至第一MOS管的漏极，第一MOS管的漏极通过第一肖特基二极管与源极连接，源极还接地连接，第一MOS管的栅极与第七电阻的一端连接，第七电阻的另一端与供电电源和转换器的AN端连接；第二PNP型三极管的基极 连接至第二MOS管的漏极，第二MOS管的漏极通过第二肖特基二极管与源极连接，源极还接地连接，第二MOS管的栅极与第八电阻的一端连接，第八电阻的另一端与供电电源和转换器的YOUT端连接；上述转换器的VCC端与接地的第六电容连接，还通过磁珠连接至供电电源，转换器的GND端接地连接。

在本发明上述实施例中，为适应功放板小型化的趋势，开关使用PIN二极管来实现，与集成开关模块相比，PIN二极管散热相对较差，为了保证二极管的散热以及提高功放效率，降低二极管的插损是一个很关键的问题，所以使用两个二极管并联来组成串联开关，并且所选用的塑封PIN二极管插损较低，从而实现更低的阻抗。

为了保证开关的隔离度，在Uu和Un支路，均采用了两组并联的PIN二极管串联组成的形式，同时链路上的插损也得到改善。且在链路上增加两个对地正偏二极管，当Uu口导通时，Un端的并联二极管对地导通，提高隔离度。同样，Un口导通时，Uu口并联二极管对地导通。为了保证开关的速度，并减小驱动电路的功耗，设计了驱动电路。驱动电路用双极晶体管替代了上拉电阻，基极由另一侧的电位控制。

采用本实施例提供的射频开关，具有以下优势：(1)可以根据不同功率，隔离度等需求，选择不同的电路形式，满足定制化需求，通过改变并联的电感、电容型号，适应不同频段的要求；(2)本实施例的开关与其他集成开关器件相比，能够做到更小的插损和更高的隔离度，开关低插损可以有效地提高功放效率，高隔离度可以保证Uu口与Un口更好的隔离；(3)与集成器件相比，具有成本低的优点。总成本在2.5元，相比厂家提供的开关芯片，可降低85％的成本；(4)本实施例使用塑封的二极管，与现成的集成开关模块相比，具有低成本，焊接工艺简单的优点，并且使用普通的PCB板材和SMT加工工艺，适用于批量生产；(5)设计了相应的具有功耗小优点的驱动电路，并保证了开关的切换速度。

尽管为示例目的，已经公开了本发明的优选实施例，本领域的技术人员将意识到各种改进、增加和取代也是可能的，因此，本发明的范围应当不限于上述实施例。