1.一种视频拼接处理器，其特征在于，包括图像主处理电路和连接所述图像主处理电路的微控制器；
所述图像主处理电路包括前级图像处理器和后级图像处理器；所述前级图像处理器具有视频输入接口、第一串行收发器和连接在所述视频输入接口和所述第一串行收发器之间的数据处理单元，所述后级图像处理器具有第二串行收发器、视频输出接口和连接在所述第二串行收发器和所述视频输出接口之间的画面拼接单元，所述第一串行收发器连接所述第二串行收发器。
2.根据权利要求1所述的视频拼接处理器，其特征在于，所述前级图像处理器为多个，所述多个前级图像处理器分别连接所述后级图像处理器中的多个所述第二串行收发器，所述多个前级图像处理器与所述后级图像处理器为多对一连接关系。
3.根据权利要求2所述的视频拼接处理器，其特征在于，所述多个前级图像处理器之间依次级联。
4.根据权利要求1所述的视频拼接处理器，其特征在于，所述后级图像处理器包括第二视频输入接口和连接在所述画面拼接单元和所述第二视频输入接口之间的数据处理单元。
5.根据权利要求1至4任意一项所述的视频拼接处理器，其特征在于，所述第一串行收发器和所述第二串行收发器均为吉比特收发器。
6.根据权利要求5所述的视频拼接处理器，其特征在于，所述吉比特收发器为串行器/解串器收发器。
7.根据权利要求1所述的视频拼接处理器，其特征在于，所述前级图像处理器和所述后级图像处理器均包括可编程逻辑器件。
8.一种视频拼接处理器，其特征在于，包括：微控制器和连接所述微控制器的多个可编程逻辑器件；所述多个可编程逻辑器件包括一个第一可编程逻辑器件和除所述第一可编程逻辑器件之外的多个第二可编程逻辑器件；所述多个第二可编程逻辑器件通过吉比特收发器接口以并联方式连接至所述第一可编程逻辑器件。
9.根据权利要求8所述的视频拼接处理器，其特征在于，每一个所述第二可编程逻辑器件具有多个视频输入接口，所述第一可编程逻辑器件具有视频输出接口。
10.根据权利要求8所述的视频拼接处理器，其特征在于，所述多个第二可编程逻辑器件之间依次级联。