本实用新型实施例涉及调制器技术领域，尤其涉及一种中波发射机调制器及中波发射机。
背景技术：
中波广播是我国音频信息广播的一个重要手段，也是最早最成熟的手段,由于现代技术的高速发展，信息传输手段也越来越多，但中波广播仍然是重要手段之一。
目前，中波广播通常采用中波发射机进行处理并输出，而国内中波发射机是使用模拟输入板音频信号电路来完成对音频信号的处理，其电路实现虽然简单可靠，但是其仅能对模拟音频信号进行处理。由于音频信号源的复杂多样，中波广播发射机仅能对模拟音频信号进行处理已不能适应广播技术的发展。
技术实现要素：
本实用新型提供一种中波发射机调制器及中波发射机，可实现中波机对模拟音频信号和数字音频信号进行处理，以适应复杂多样的音频信号源。
本实用新型的一个方面提供一种中波发射机调制器，包括音频处理板和与所述音频处理板电连接的调制编码板；其中，所述音频处理板包括：音频编解码器、DSP处理芯片及FPGA处理芯片；
所述DSP处理芯片用于接收源音频信号并判断所述源音频信号的类型，若所述源音频信号为模拟音频信号，则控制所述音频编解码器对所述模拟音频信号采样以获取音频数据，并接收所述音频编解码器发送的音频数据；若所述源音频信号为数字音频信号，则接收所述源音频信号进行采样以获取音频数据；
所述音频编解码器与所述DSP处理芯片电连接，用于对输入的模拟音频信号进行采样，并将采样所得的音频数据发送给所述DSP处理芯片；
所述DSP处理芯片还用于对所获取的所述音频数据进行音频处理，并根据FPGA处理芯片发送的载波参考信号生成预设比特的复合音频数据，向所述FPGA处理芯片发送所述复合音频数据；
所述FPGA处理芯片分别与所述DSP处理芯片和所述调制编码板电连接，用于生成所述载波参考信号，并将所述载波参考信号发送给所述DSP处理芯片及所述调制编码板；所述FPGA处理芯片还用于接收所述DSP处理芯片发送的所述复合音频数据，对所述复合音频数据进一步音频处理转化为预设比特的复合音频信号，并将所述复合音频信号发送给所述调制编码板，以使所述调制编码板对所述复合音频信号进行编码及调制处理。
进一步的，所述DSP处理芯片包括：
音频数据获取模块，与所述音频编解码器电连接，用于若所述源音频信号为模拟音频信号，则接收所述音频编解码器发送的音频数据；若所述源音频信号为数字音频信号，则接收所述源音频信号进行采样以获取音频数据；
调幅控制模块，与所述音频数据获取模块电连接，用于对所述音频数据进行调幅度控制、直流分量叠加、限幅及切削，生成待处理复合音频数据；
预失真补偿处理模块，与所述调幅控制模块电连接，用于对所述待处理复合音频数据进行预失真处理；
频响补偿处理模块，与所述预失真补偿处理模块电连接，用于对所述待处理复合音频数据进行频响补偿处理；
异步采样率转换模块，与所述频响补偿处理模块电连接，用于根据所述载波参考信号对所述待处理复合音频数据进行异步采样率转换，生成所述复合音频数据。
进一步的，所述FPGA处理芯片包括：
射频处理模块，与所述DSP处理芯片及所述调制编码板连接，用于生成所述载波参考信号，并将所述载波参考信号发送给所述DSP处理芯片及所述调制编码板，以使所述DSP处理芯片根据所述载波信号进行固定频率的采样操作，及所述调制编码板根据所述载波参考信号接收所述复合音频信号；
功率增益控制模块，与所述DSP处理芯片连接，用于对所述复合音频信号进行功率增益控制。
进一步的，所述FPGA处理芯片还包括功率控制模块，所述功率控制模块包括：功率等级使能子模块、功率微调控制子模块、发射机开机升功率子模块、功率反馈控制子模块及功率信号处理子模块；
所述功率等级使能子模块与主控制器连接，用于获取所述主控制器发送的功率等级使能信号，并根据所述功率等级使能信号选取对应的功率等级使能，输出对应的功率等级的初始值给功率微调控制子模块；
所述功率微调控制子模块与所述功率等级使能子模块连接，用于根据所述功率等级的初始值、预设的微调最大值和最小值、以及外部输入的升功率和降功率操作输入信号，获得当前功率等级的参数值，并输出给所述功率信号处理子模块；
所述发射机开机升功率子模块与所述主控制器连接，用于获取所述主控制器发送的开机使能信号、及射频封锁信号和/或外部故障信号，根据所述开机使能信号、所述射频封锁信号和/或外部故障信号、及FPGA处理芯片内部时钟信号获得开机升功率控制值，并输出给所述功率信号处理子模块；
所述功率反馈控制子模块与所述主控制器连接，用于获取所述主控制器发送的开机使能信号、反馈信号、及射频封锁信号和/或外部故障信号，根据所述开机使能信号、所述反馈信号、及所述射频封锁信号和/或外部故障信号获得功率反馈控制值，并输出给所述功率信号处理子模块；
所述功率信号处理子模块与所述所述功率微调控制子模块、所述发射机开机升功率子模块及所述功率反馈控制子模块连接，用于根据接收到的所述开机升功率控制值及所述功率反馈控制值，进行逻辑判断获取当前功率控制值，根据所述当前功率控制值和所述当前功率等级的参数值相乘得到功率控制参数，并将所述功率控制参数与所述复合音频信号结合处理输出给所述调制编码板。
进一步的，所述调制编码板包括编码同步分配板，所述编码同步分配板包括：
串行数据接收模块，与所述FPGA处理芯片电连接，用于接收所述FPGA处理芯片发送的所述复合音频信号；
数据编码模块，与所述串行数据接收模块电连接，用于根据所述复合音频信号生成大台阶功放开关控制信号及二进制小台阶功放开关控制信号，并将所述大台阶功放开关控制信号与所述二进制小台阶功放开关控制信号组成开关控制信号；
同步分配模块，与所述数据编码模块电连接，用于对所述开关控制信号重组分配，生成N路开关控制子信号，其中N为大于1的正整数。
进一步的，所述调制编码板还包括N个功率模块解码驱动板；
N个所述功率模块解码驱动板均与所述同步分配模块电连接，其中，每个所述功率模块解码驱动板分别接收所述同步分配模块发送的一路所述开关控制子信号，对所述开关控制子信号进行解码并输出给直接数字驱动功放板，其中，所述直接数字驱动功放板有N个，每个功率模块解码驱动板与一个所述直接数字驱动功放板电连接，所述直接数字驱动功放板用于根据所述开关控制子信号进行开启或关闭以产生输出信号。
进一步的，所述功率模块解码驱动板还包括模块状态信息发送模块，所述模块状态信息发送模块分别与所述直接数字驱动功放板和所述编码同步分配板电连接，用于将从所述直接数字驱动功放板获取的模块状态信息根据所述FPGA处理芯片发送的所述载波参考信号调制后同步发送给所述编码同步分配板，其中所述模块状态信息包括所述直接数字驱动功放板的连锁故障状态信息及射频输出状态信息；
所述编码同步分配板还包括模块状态信息接收模块，所述模块状态信息接收模块与所述模块状态信息发送模块和主控制器电连接，用于接收所述模块状态信息发送模块发送的所述模块状态信息，并经处理后同步发送给所述主控制器，以使所述主控制器对调制后的所述模块状态信息进行实时监控。
进一步的，所述编码同步分配板还包括第一保护逻辑控制模块，所述第一保护逻辑控制模块与所述主控制器电连接，用于根据接收到的射频封锁信号和/或外部故障信号生成系统封锁控制信号，所述系统封锁控制信号用于所述编码同步分配板根据所述系统封锁控制信号进行保护逻辑控制，并根据接收到的复位信号对所述编码同步分配板进行复位；
所述功率模块解码驱动板还包括第二保护逻辑控制模块，所述第二保护逻辑控制模块与所述主控制器和所述模块状态信息发送模块电连接，用于根据接收到的射频封锁信号、复位信号、所述直接数字驱动功放板的连锁故障状态信息及射频输出状态信息进行保护逻辑控制。
本实用新型的另一个方面提供一种中波发射机，包括：如上所述的中波发射机调制器、主控制器、直接数字驱动功放板及输出装置；
所述主控制器分别与所述中波发射机调制器的音频处理板和调制编码板电连接，所述主控制器用于向所述音频处理板发送功率等级使能信号，还用于对模块状态进行实时监控，并向所述调制编码板发送射频封锁信号、外部故障信号或复位信号；
所述直接数字驱动功放板与所述中波发射机调制器电连接，用于根据所述中波发射机调制器发送的开关控制子信号进行开启或关闭，以产生输出信号；
所述输出装置用于与所述直接数字驱动功放板电连接，用于对所述直接数字驱动功放板发送的所述输出信号进行合成并输出。
本实用新型提供的中波发射机调制器及中波发射机，通过由音频编解码器、DSP处理芯片及FPGA处理芯片构成音频处理板，可实现中波机对模拟音频信号和数字音频信号的接入，并进行音频处理，以适应复杂多样的音频信号源，克服了现有中波机调制器采用模拟输入板音频信号电路仅能对模拟音频信号进行处理的缺陷，可适应广播技术的发展，并且提高了中波发射机调制器的系统集成度，中波发射机调制器的体积小，满足了设备小型化、轻型化改造的目的，进一步降低了中波发射机系统的成本。另外，采用的DSP处理芯片及FPGA处理芯片功耗小，同时具有高稳定，高可靠的工作性能，提高中波广播的输出质量。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型一实施例提供的中波发射机调制器的结构示意图；
图2为图1所示的中波发射机调制器的音频处理板的具体电路图；
图3为图2所示的音频处理板的流程图；
图4为图2所示的音频处理板的DSP处理芯片的结构示意图；
图5为图4所示的调幅控制模块的处理流程图；
图6为图4所示的预失真补偿处理模块的处理流程图；
图7为图2所示的音频处理板的FPGA处理芯片的结构示意图；
图8为图7所示的功率增益控制模块的处理流程图；
图9为图7所示的功率模块的结构示意图；
图10为图9所示的功率控制各子功能模块连接的处理流程图；
图11为图1所示的中波发射机调制器的调制编码板的结构示意图；
图12为图11所示的编码同步分配板的处理流程图；
图13为本实用新型另一实施例提供的中波发射机的结构示意图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
图1为本实用新型一实施例提供的中波发射机调制器的结构示意图，如图1所示，本实施例的中波发射机调制器包括：包括音频处理板100和与音频处理板100电连接的调制编码板200。如图2所示，音频处理板100包括：音频编解码器110、DSP(Digital Signal Processing，数字信号处理)处理芯片120及FPGA(Field－Programmable Gate Array，现场可编程门阵列)处理芯片130。
其中，DSP处理芯片120用于接收源音频信号并判断源音频信号的类型，若源音频信号为模拟音频信号，则控制音频编解码器110对模拟音频信号采样以获取音频数据，并接收音频编解码器110发送的音频数据；若源音频信号为数字音频信号，则接收源音频信号进行采样以获取音频数据；
音频编解码器110与DSP处理芯片120电连接，用于对输入的模拟音频信号进行采样，并将采样所得的音频数据发送给DSP处理芯片120；
DSP处理芯片120还用于对所获取的音频数据进行音频处理，并根据FPGA处理芯片130发送的载波参考信号生成预设比特的复合音频数据，向FPGA处理芯片130发送复合音频数据；
FPGA处理芯片130分别与DSP处理芯片120和调制编码板200电连接，用于生成载波参考信号，并将载波参考信号发送给DSP处理芯片120及调制编码板200；FPGA处理芯片130还用于接收DSP处理芯片120发送的复合音频数据，对复合音频数据进一步音频处理转化为预设比特的复合音频信号，并将复合音频信号发送给调制编码板200，以使调制编码板200对复合音频信号进行编码及调制处理。
在本实施例中，采用音频处理板100由源音频信号获得音频数据，并进一步对音频数据进行音频处理。音频处理板100包括音频编解码器110、DSP处理芯片120及FPGA处理芯片130。其中DSP处理芯片120可采用第四代高性能SHARC(Super Harvard ARChitecture，超级哈佛架构)系列数字信号处理器ADSP-21489芯片，接收源音频信号并判断源音频信号的类型，若源音频信号为模拟音频信号，则选取模拟音频通道，即控制音频编解码器110对模拟音频信号采样以获取音频数据，并接收音频编解码器110发送的音频数据。具体的，利用DSP处理芯片120选取模拟音频通道，对进行音频编解码器110初始化配置，包括采样时钟配置、工作寄存器配置、数据采样通道设置，再利用音频编解码器110对外部接入的模拟音频信号进行采样，即对模拟音频信号进行AD采样，其中音频编解码器110可采用ADAU1961芯片，采样频率可以为48kHz固定频率；若源音频信号为数字音频信号，则由DSP处理芯片120接收源音频信号并进行采样以获取音频数据，采样频率也可为48kHz固定频率。对模拟音频信号进行AD采样的时钟由外部24.576MHz晶振经过内部分频模块提供，对数字信号采样的时钟由FPGA处理芯片130的射频处理模块131提供。
如图3的音频处理板的流程图所示，DSP处理芯片120还用于对所获取的音频数据进行音频处理，并根据FPGA处理芯片130发送的载波参考信号生成预设比特的复合音频数据，音频处理可包括：滤波、调幅控制、预失真补偿、频响补偿、异步采样率转换等。本实施例中以预设比特为12BITS进行举例说明，但本实用新型中的复合音频数据并不仅限于12BITS。
FPGA处理芯片130可采用Cyclone(飓风)-III系列FPGA器件EP3C16Q240C8芯片，由FPGA处理芯片130生成载波参考信号提供给DSP处理芯片120及调制编码板200，载波参考信号可用于音频数据的采样过程、异步采样率转换过程、及调制编码板200的调制过程中。FPGA处理芯片130在接收DSP处理芯片120发送的复合音频数据后，经过进一步音频处理例如功率增益控制、工频噪声处理等，并将复合音频信号发送给调制编码板200，以使调制编码板200对复合音频信号进行编码及调制处理并进一步控制直接数字驱动功放板的开启和关闭产生射频信号。其中，预设比特的复合音频信号为12BITS复合音频信号。
本实施例提供的中波发射机调制器，通过由音频编解码器110、DSP处理芯片120及FPGA处理芯片130构成音频处理板100，可实现中波机对模拟音频信号和数字音频信号的接入，并进行进一步的音频处理，以适应复杂多样的音频信号源，克服了现有中波机调制器采用模拟输入板音频信号电路仅能对模拟音频信号进行处理的缺陷，可适应广播技术的发展，并且提高了中波发射机调制器的系统集成度，中波发射机调制器的体积小，满足了设备小型化、轻型化改造的目的，进一步降低了中波发射机系统的成本。另外，采用的DSP处理芯片120及FPGA处理芯片130功耗小，外围电源电路只需要接入+5V、GND以及供电退耦电容，同时具有高稳定，高可靠的工作性能，提高中波广播的输出质量。
进一步的，如图4所示，DSP处理芯片120可以包括：音频数据获取模块121、调幅控制模块122、预失真补偿处理模块123、频响补偿处理模块124及异步采样率转换模块125。
音频数据获取模块121与音频编解码器110电连接，用于若源音频信号为模拟音频信号，则接收音频编解码器110发送的音频数据；若源音频信号为数字音频信号，则接收源音频信号进行采样以获取音频数据。
本实施例中，在音频数据获取前还可以进行音频衰减，以使音频信号的信号强度处于合适的范围；还可以进行滤波，例如采用低通频率为10kHz，截止频率为16kHz的FIR低通滤波器对音频信号进行滤波。
调幅控制模块122与音频数据获取模块121电连接，用于对音频数据进行调幅度控制、直流分量叠加、限幅及切削，生成待处理复合音频数据。
本实施例中，调幅控制模块122的处理流程图如图5所示，通过计算音频数据的平均包络值Envelope_AVR，根据预设的载波分量V0进行调幅度控制并输出处理后的音频数据AUDIO，叠加直流分量DC输出音频数据AUDIO+DC，其中直流分量值等于载波分量V0，直流幅度固定。根据预设的调幅度上限，对叠加直流后的音频数据AUDIO+DC进行限幅及切削，从而得到待处理复合音频数据，以进行后续的进一步音频处理。
预失真补偿处理模块123与调幅控制模块122电连接，用于对待处理复合音频数据进行预失真处理。
本实施例中，通过对复合音频数据的预失真处理，可利用多项式原理设计预失真来改善后级射频功率放大器固有的非线性失真，从而提高了发射机失真度指标。
具体的，预失真补偿处理模块123的处理流程如图6所示，针对射频功率放大器的非线性失真对信号指标的影响，设计利用基于Volterra级数间接学习结构预失真器，采用最小均方误差(Least mean square，LMS)对预失真器补偿系数进行更新，实现对基带信号的预失真补偿，改善信号的谐波和互调失真指标。
一般形式的Volterra预失真器的输入、输出信号之间的关系可描述为：
式中，x(n)和y(n)分别为预失真器输入、输出的包络信号，hk(m1,m2,…,mk)为k阶复Volterra核，M表示模型的记忆深度。
如图5所示为预失真器补偿结构原理图。采用最小均方误差(LMS)对预失真器补偿系数进行更新，其迭代更新公式为：
e(n)＝y(n)-X'T(n)H(n)
H(n+1)＝H(n)+2μe(n)X'(n)
其中，H(n)为自适应预失真补偿系数n时刻的权矢量，X'(n)为输入信号n时刻的权矢量，y(n)为有记忆非线性功率放大器的输出值，e(n)为误差信号，μ为步长因子。
预失真器中LMS算法训练实时更新系统失真的补偿系数，将系数传递给预失真器，预失真器将提前预测非线性功率放大器的输出，并补偿系统输出，以对功率放大器的非线性失真矫正。
频响补偿处理模块124与预失真补偿处理模块123电连接，用于对待处理复合音频数据进行频响补偿处理。
具体的，通过频响补偿处理，设计多通道滤波器，调节多通道滤波器系数来降低系统音频输出的频率响应。
异步采样率转换模块125与频响补偿处理模块124电连接，用于根据载波参考信号对待处理复合音频数据进行异步采样率转换，生成复合音频数据。
待处理复合音频数据需要进行异步采样率转换将音频数据的采样率变换到载波域上，因此，本实施例中由异步采样率转换模块125根据载波参考信号对待处理复合音频数据进行异步采样率转换(Asynchronous Sample Rate Converters，ASRC)。异步采样率转换的帧频和位频由FPGA处理芯片130的射频处理模块131提供。异步采样率转换模块125可实现在7.75:1—1:8比例范围内任意小数倍的采样率转换，具体的，利用射频处理模块131得到的1/8*Fc频率(Fc为载波频率)分量，可以将音频信号的采样率变换到载波的8分频的频率上，在FPGA处理芯片130中再对音频数据进行8倍采样率额数据转换，从而获取到以载波频率采样的复合音频数据。
进一步的，如图7所示，FPGA处理芯片130包括：射频处理模块131及功率增益控制模块132。
射频处理模块131与DSP处理芯片120及调制编码板200连接，用于生成载波参考信号，并将载波参考信号发送给DSP处理芯片120及调制编码板200，以使DSP处理芯片120根据载波信号进行固定频率的采样操作，及调制编码板200根据载波参考信号接收复合音频信号。
在本实施例中，射频处理模块131的目的是根据实际载波需要，将音频数据进行载波合成输出。具体的，如图3所示，可根据外部输入标准的10倍载波频率10*Fc，利用内部的锁相环PLL子模块生成16倍载波频率16*Fc(本实施例定义为位频)，再通过设计分频子模块分频得到1/8*Fc，8*Fc，Fc载波频率等所需的各频率分量，即为所述的载波参考信号。由于PLL输入参考时钟是10倍固定载波频率，针对不同载波频率的需求，PLL设置输出的分频系数保持不变。输出的1/8*Fc，8*Fc频率分量提供给DSP处理芯片120的异步采样率转换模块125使用，输出的Fc频率(本实施例中定义为帧频)分量提供给DSP处理芯片120的音频数据获取模块121使用，此外，调制编码板200根据载波参考信号接收复合音频信号，具体的，在位频上升沿进行复合音频信号数据采样，在帧频上升沿提取并行输出复合音频信号。
功率增益控制模块132与DSP处理芯片120连接，用于对复合音频信号进行功率增益控制。
功率增益控制模块132是对复合音频信号功率自动增益控制以及工频噪声去除处理。具体的，如图8的功率增益控制模块的处理流程图所示，电源电压取样信号经过外部电路的低通滤波、交直流分离处理后得到电源直流信号和交流信号到A/D转换器(可采用AD7322芯片)进行AD取样，得到电源的直流分量Vpower和交流分量Vnoise[n]，其中直流分量Vpower反映了电源实际输出电压高低，交流分量Vnoise[n]反映了电源纹波的波动。功率增益控制模块132根据A/D转换器发送的电源的直流分量Vpower和交流分量Vnoise[n]对复合音频信号进行功率增益控制，将直流分量Vpower和交流分量Vnoise[n]与预设的增益系数k按比例混合，做实时的负反馈处理，将复合音频信号与直流分量相乘输出产生功率自动增益控制的效果，对交流分量的负反馈输出产生工频噪声抑制效果。通过上述失真补偿算法可以提高发射机的频率响应、失真和杂音电平三大电声指标，提高音频质量。
进一步的，如图7、9和图10所示，FPGA处理芯片130还包括功率控制模块133，功率控制模块133包括：功率等级使能子模块1331、发射机开机升功率子模块1332、功率反馈控制子模块1333、功率微调控制子模块1334及功率信号处理子模块1335。
功率等级使能子模块1331与主控制器连接，用于获取主控制器发送的功率等级使能信号，并根据功率等级使能信号选取对应的功率等级使能，输出对应的功率等级的初始值给功率微调控制子模块1334；
功率微调控制子模块1334与功率等级使能子模块1331连接，用于根据功率等级的初始值、预设的微调最大值和最小值、以及外部输入的升功率和降功率操作输入信号，获得当前功率等级的参数值，并输出给功率信号处理子模块1335；
发射机开机升功率子模块1332与主控制器连接，用于获取主控制器发送的开机使能信号、及射频封锁信号和/或外部故障信号，根据开机使能信号、射频封锁信号和/或外部故障信号、及FPGA处理芯片内部时钟信号获得开机升功率控制值，并输出给功率信号处理子模块1335；
功率反馈控制子模块1333与主控制器连接，用于获取主控制器发送的开机使能信号、反馈信号、及射频封锁信号和/或外部故障信号，根据开机使能信号、反馈信号、及射频封锁信号和/或外部故障信号获得功率反馈控制值，并输出给功率信号处理子模块1335；
功率信号处理子模块1335与功率微调控制子模块1334、发射机开机升功率子模块1332及功率反馈控制子模块1333连接，用于根据接收到的开机升功率控制值及功率反馈控制值，进行逻辑判断获取当前功率控制值，根据当前功率控制值和当前功率等级的参数值相乘得到功率控制参数，并将功率控制参数与复合音频信号结合处理输出给调制编码板。
具体的，如图10所示，功率等级使能子模块1331包括高、中、低三个功率初始状态寄存器，其输入信号来自主控制器的(高、中、低)三个功率等级使能按钮，并输出对应功率等级的初始值给功率微调控制子模块1334。功率等级使能是功率控制处理的前提，决定了发射机的当前功率状态。当开机过程完成后，功率等级使能子模块1331根据主控制器发送的功率等级使能信号，进行对应功率(高、中、低)的使能选取，为后续功率控制提供基准值。功率微调控制子模块1334包括了高、中、低三个功率微调寄存器，高、中、低三个微调寄存器初始值输入信号来自功率等级使能子模块1331，微调最大值和最小值输入信号来自FPGA处理芯片130内部设置，其升功率和降功率操作输入信号来自音频处理板100的升、降功率使能按钮，输出对应功率等级微调后的功率参数值，并根据当前主控制器功率等级使能按钮输入信号，输出当前功率等级的参数值。功率微调控制子模块1334用于对功率进行微调，每次选择功率等级使能时，运行对应的微调寄存器。在关机时(+5V不掉电)或在开机状态无升降操作信号，此时片选使能模块计数器保持当前值输出。在开机状态，升降信号有效时，开始升降计数，预设的微调最大值和最小值可以为标准值的10％，即升功率最大输出为标准值的110％，降功率最低输出为标准值的90％，实现±10％功率微调输出。
发射机开机升功率子模块1332输入信号包括了开机使能信号、射频封锁信号，并从FPGA处理芯片130内部时钟分频得到一斜率上升步进时钟信号，开机使能信号来自主控制器，射频封锁信号来自接收到的其他板卡射频封锁信号和/或外部故障信号生成系统封锁控制信号。发射机开机升功率子模块1332输出开机升功率控制值。发射机开机升功率子模块1332用于在发射机开机后以预定方式升功率至预定值，具体的，开机步进升功率处理在开机过程完成后启动，利用3BITS计数器输出控制音频复合信号，计数器状态从0逐步升到7状态，对应的功率分8步从0、12.5、20、50、100、126、158、178到200kW，完成斜率上升过程需要8个时钟周期，根据计数器使用的计数时钟周期不同，完成开机斜率升功率所需的时间也不同，一般使用4Hz频率，需要2秒。
功率反馈控制子模块1333输入信号包括了开机使能信号、射频封锁信号和反馈信号，开机使能信号来自主控制器，射频封锁来自接收到的其他板卡射频封锁信号和/或外部故障信号生成系统封锁控制信号，反馈信号来自主控制器，具体可为3bits反馈值，功率反馈控制子模块1333输出功率反馈控制值。功率反馈控制子模块1333用于获取主控制器发送的反馈信号，解码反馈信号得到需要降功率的档位并进行降功率操作；同理，当降功率完成后需要恢复功率，则对主控制器发送的反馈信号解码，得到需要升功率的档位并进行恢复功率操作。恢复功率操作与开机步进升功率操作是独立的，二者互不影响。
功率信号处理子模块1335对功率反馈控制子模块1333发送的功率反馈控制值与开机升功率子模块1332输出的升功率控制值进行逻辑判断后输出当前功率控制值，最终输出由当前功率控制值和当前功率等级的参数值相乘得到功率控制参数，并与复合音频信号结合处理输出给调制编码板200的中的编码同步分配板210。
进一步的，中波发射机调制器的调制编码板200的结构如图11所示，调制编码板200包括编码同步分配板210，编码同步分配板210包括：串行数据接收模块211、数据编码模块212、同步分配模块213。
串行数据接收模块211与FPGA处理芯片130电连接，用于接收FPGA处理芯片130发送的复合音频信号。
数据编码模块212与串行数据接收模块211电连接，用于根据复合音频信号生成大台阶功放开关控制信号及二进制小台阶功放开关控制信号，并将大台阶功放开关控制信号与二进制小台阶功放开关控制信号组成开关控制信号。
同步分配模块213与数据编码模块212电连接，用于对开关控制信号重组分配，生成N路开关控制子信号，其中N为大于1的正整数。
在本实施例中，串行数据接收模块211用于接收FPGA处理芯片130发送的复合音频信号，具体的，在位频上升沿进行复合音频信号数据采样，在帧频上升沿提取并行输出复合音频信号。
编码同步分配板210可采用FPGA器件EP3C16Q240C8芯片。数据编码模块212根据复合音频信号生成大台阶功放开关控制信号及二进制小台阶功放开关控制信号，具体的，例如对12BITS复合音频信号的高8BITS数据进行编码，生成220BITS的大台阶功放开关控制信号，对低4BITS数据进行编码，生成4BITS二进制小台阶功放开关控制信号，并将大台阶功放开关控制信号和二进制小台阶功放开关控制信号经过帧频延时匹配共同组成224BITS开关控制信号。
同步分配模块213与数据编码模块212电连接，用于对开关控制信号重组分配，生成N路开关控制子信号，其中N为大于1的正整数。在本实施例中，对224BITS开关控制信号进行28路重组分配，即每一路开关控制子信号为8BITS，同时对载波参考信号如载波信号和位频信号进行28路的载波同步分配，以用于功率模块解码驱动板220进行解码操作。
具体的，编码同步分配板的处理流程如图12所示。
进一步的，如图11所示，调制编码板200还包括N个功率模块解码驱动板220；
N个功率模块解码驱动板220均与同步分配模块213电连接，其中，每个功率模块解码驱动板220分别接收同步分配模块213发送的一路开关控制子信号，对开关控制子信号进行解码并输出给直接数字驱动功放板，其中，直接数字驱动功放板有N个，每个功率模块解码驱动板220与一个直接数字驱动功放板电连接，直接数字驱动功放板用于根据开关控制子信号进行开启或关闭以产生输出信号。
由于上述实施例中，对224BITS开关控制信号进行28路重组分配，因此功率模块解码驱动板220为28个，均与同步分配模块213电连接，每个功率模块解码驱动板220分别接收同步分配模块213发送的一路开关控制子信号，然后对开关控制子信号进行解码，得到8路大台阶功放开关控制信号和4路二进制小台阶功放开关控制信号，并在信号为高电平输出给直接数字驱动功放板。本实施例中，功率模块解码驱动板220可采用CPLD器件EPM7128SLC84芯片。
进一步的，功率模块解码驱动板220还包括模块状态信息发送模块，模块状态信息发送模块分别与直接数字驱动功放板和编码同步分配板210电连接，用于将从直接数字驱动功放板获取的模块状态信息根据FPGA处理芯片130发送的载波参考信号调制后同步发送给编码同步分配板210，其中模块状态信息包括直接数字驱动功放板的连锁故障状态信息及射频输出状态信息；
编码同步分配板210还包括模块状态信息接收模块，模块状态信息接收模块与模块状态信息发送模块和主控制器电连接，用于接收模块状态信息发送模块发送的模块状态信息，并经处理后同步发送给主控制器，以使主控制器对调制后的模块状态信息进行实时监控。
在本实施例中，功率模块解码驱动板220的模块状态信息发送模块可使用50MHz时钟，通过将数据头、状态信息数据组成一个完整的数据包作为一帧数据，根据载波参考信号中的帧频时钟和位频时钟进行位频调制生成载波信号，同时，将一帧串行数据与载波信号、帧频信号进行信号合成生成所需传输的模块状态信息数据，在帧频时钟控制下进行传输调制发送给编码同步分配板210的模块状态信息接收模块。
编码同步分配板210的模块状态信息接收模块可使用200MHz时钟，将接收的串行数据与200MHz时钟进行位频恢复得到50MHz接收时钟，对接收到的模块状态信息数据进行解码以及帧头识别，在位接收同步信号作用下，对与帧头匹配的串行数据进行接收转换。模块状态信息接收模块将处理后的模块状态信息同步发送给主控制器，具体可为模块状态信息接收模块将模块状态信息从编码分配板自同步传输到音频处理板100，再通过总线传输到主控制器，以实时进行监控，从而提高中波机调制器的安全性和稳定性。
进一步的，编码同步分配板210还包括第一保护逻辑控制模块，第一保护逻辑控制模块与主控制器电连接，用于根据接收到的射频封锁信号和/或外部故障信号生成系统封锁控制信号，系统封锁控制信号用于编码同步分配板210根据系统封锁控制信号进行保护逻辑控制，并根据接收到的复位信号对编码同步分配板210进行复位；
功率模块解码驱动板220还包括第二保护逻辑控制模块，第二保护逻辑控制模块与主控制器和模块状态信息发送模块电连接，用于根据接收到的射频封锁信号、复位信号、直接数字驱动功放板的连锁故障状态信息及射频输出状态信息进行保护逻辑控制。
通过第一保护逻辑控制模块及第二保护逻辑控制模块极大地提高了发射机系统运行的可靠性。
图13为本实用新型的另一实施例提供一种中波发射机，如图13所示，本实施例提供的中波发射机包括：如上述实施例所述的中波发射机调制器20、主控制器10、直接数字驱动功放板30及输出装置40。
主控制器10分别与中波发射机调制器20的音频处理板和调制编码板电连接，主控制器用于向音频处理板发送功率等级使能信号，还用于对模块状态进行实时监控，并向调制编码板发送射频封锁信号、外部故障信号或复位信号；
直接数字驱动功放板30与中波发射机调制器20电连接，用于根据中波发射机调制器20发送的开关控制子信号进行开启或关闭，以产生输出信号；
输出装置40用于与直接数字驱动功放板30电连接，用于对直接数字驱动功放板30发送的输出信号进行合成并输出。
本实施例提供的中波发射机，通过中波发射机调制器20中的由音频编解码器、DSP处理芯片及FPGA处理芯片构成的音频处理板，可实现中波机对模拟音频信号和数字音频信号的接入，并进行音频处理，以适应复杂多样的音频信号源，克服了现有中波机调制器采用模拟输入板音频信号电路仅能对模拟音频信号进行处理的缺陷，可适应广播技术的发展，并且提高了中波发射机调制器的系统集成度和可维护性，中波发射机调制器的体积小，满足了设备小型化、轻型化改造的目的，进一步降低了中波发射机系统的成本。另外，采用的DSP处理芯片及FPGA处理芯片功耗小，外围电源电路只需要接入+5V、GND以及供电退耦电容，同时具有高稳定，高可靠的工作性能，提高中波广播的输出质量。同时，直接数字驱动功放板30根据中波发射机调制器20发送的开关控制子信号进行开启或关闭以产生输出信号，可实现不同频率载波调制的切换处理请求，可实现中波发射机的多频工作。通过主控制器10对模块状态实时监控和控制，提高了中波发射机系统的可靠性，并且中波发射机系统链路简单，测试方便，易于日常发射机的维护。
本实用新型方案中涉及计算机程序或协议内容并不等于对方法本身提出了改进，涉及软件程序的技术特征其功能的实现属于现有技术，本方案的实质是对硬件部分的组成以及连接关系进行的改进，而并不涉及对软件程序本身进行的改进。
在本实用新型所提供的几个实施例中，应该理解到，所揭露的装置可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本实用新型各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本实用新型各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。