自干扰抑制结构的系统和方法与流程

本申请要求于2016年3月3日提交的题为“System and Method for Self-Interference Suppression Structure”的第15/060,172号美国专利申请的优先权，该美国专利申请的内容通过引用整体并入本文。

技术领域

本申请总体上涉及自干扰抑制。

背景技术：

全双工(Full-duplex，FD)无线电针对双向通信中的每个方向使用相同的时间和频率资源，与诸如时分双工和频分双工的其他双工方案相比，产生频率资源的更有效的使用。然而，在全双工通信中，正发送的信号可能会干扰由同一装置在相同频率资源中正接收的信号，这有时被称为自干扰(self-interference，SI)。因此，期望有效地消除或抑制该干扰的方法。

技术实现要素：

可以采用抽头延迟线信道模型来抑制可能由发送器输出处的信号在接收器输入处引入的自干扰。自干扰可以被视为具有由全双工MIMO收发器的内部天线子系统引入的分量。

根据本公开内容的一方面，提供了一种用于抑制全双工多输入多输出(multiple input multiple output，MIMO)收发器中的自干扰(self-interference，SI)的装置。该装置包括：第一分离器，用于接收第一发送信号并且将第一发送信号分成第一多个信号；第二分离器，用于接收第二发送信号并且将第二发送信号分成第二多个信号；第一可调节抽头延迟线结构，用于接收来自第一分离器的所述第一多个信号的第一子集和来自第二分离器的所述第二多个信号的第二子集；第二可调节抽头延迟线结构，用于接收来自第一分离器的所述第一多个信号的与第一子集不同的第三子集和来自第二分离器的所述第二多个信号的与第二子集不同的第四子集；第一组合器，用于将第一可调节抽头延迟线结构的输出组合成第一组合信号；第二组合器，用于将第二可调节抽头延迟线结构的输出组合成第二组合信号；第一输出耦合器，用于将第一组合信号与第一环行器-隔离器的输出耦合，第一输出耦合器的输出被提供至第一接收端口；以及第二输出耦合器，用于将第二组合信号与第二环行器-隔离器的输出耦合，第二输出耦合器的输出被提供至第二接收端口。

根据前述实施方式中的任一个实施方式，所述装置还包括优化处理器，该优化处理器用于调节第一可调节抽头延迟线结构以优化对自干扰的元素的抑制。

根据前述实施方式中的任一个实施方式，第一可调节抽头延迟线结构包括：多个可变延迟单元，所述多个可变延迟单元中的每个可变延迟单元用于接收延迟参数并且根据延迟参数输出接收的信号的延迟版本；以及与所述多个可变延迟单元对应的多个可变衰减单元，所述多个可变衰减单元中的每个可变衰减单元用于接收衰减参数并且根据衰减参数输出接收的信号的衰减版本。

根据前述实施方式中的任一个实施方式，第一可调节抽头延迟线结构的所述多个可变延迟单元用于从优化处理器接收延迟参数。

根据前述实施方式中的任一个实施方式，第一可调节抽头延迟线结构的所述多个可变衰减单元用于从优化处理器接收衰减参数。

根据前述实施方式中的任一个实施方式，优化处理器用于通过以下操作来优化对自干扰的元素的抑制：将延迟参数发送至所述多个可变延迟单元；将衰减参数发送至所述多个可变衰减单元；获得更新的SI信道响应；确定更新的SI信道响应还没有达到预定的SI抑制目标；响应于所述确定，重新优化延迟参数以产生更新的延迟参数；响应于所述确定，重新优化衰减参数以产生更新的衰减参数；将更新的延迟参数发送至所述多个可变延迟单元；以及将更新的衰减参数发送至所述多个可变衰减单元。

根据前述实施方式中的任一个实施方式，所述装置还包括放大器，该放大器用于在第一组合信号被第一输出耦合器接收之前对第一组合信号进行放大。

根据前述实施方式中的任一个实施方式，第一可调节抽头延迟线结构包括模拟可调节抽头延迟线结构。

根据另一方面，提供了一种抑制全双工多输入多输出(multiple input multiple output，MIMO)收发器中的自干扰(self-interference，SI)的方法。该方法包括：在第一分离器处，接收第一发送信号，并且将第一发送信号分成第一多个信号；在第二分离器处，接收第二发送信号，并且将第二发送信号分成第二多个信号；在第一可调节抽头延迟线结构处，接收来自第一分离器的所述第一多个信号的第一子集，并且接收来自第二分离器的所述第二多个信号的第二子集；在第二可调节抽头延迟线结构处，接收来自第一分离器的所述第一多个信号的与第一子集不同的第三子集，并且接收来自所述第二分离器的所述第二多个信号的与第二子集不同的第四子集；在第一组合器处，将第一可调节抽头延迟线结构的输出组合成第一组合信号；在第二组合器中，将第二可调节抽头延迟线结构的输出组合成第二组合信号；在第一输出耦合器处，将第一组合信号与第一环行器-隔离器的输出耦合，并且将第一输出耦合器的输出提供至第一接收端口；以及在第二输出耦合器处，将第二组合信号与第二环行器-隔离器的输出耦合，并且将第二输出耦合器的输出提供至第二接收端口。

根据前述实施方式中的任一个实施方式，所述方法还包括：在优化处理器处调节第一可调节抽头延迟线结构以优化对自干扰的元素的抑制。

根据前述实施方式中的任一个实施方式，第一可调节抽头延迟线结构包括多个可变延迟单元和与所述多个可变延迟单元对应的多个可变衰减单元。所述方法还包括：在所述多个可变延迟单元中的每个可变延迟单元处，接收延迟参数，并且根据延迟参数输出接收的信号的延迟版本；在所述多个可变衰减单元中的每个多个可变衰减单元处，接收衰减参数，并且根据衰减参数输出接收的信号的衰减版本。

根据前述实施方式中的任一个实施方式，所述方法还包括：在第一可调节抽头延迟线结构的所述多个可变延迟单元处，从优化处理器接收延迟参数。

根据前述实施方式中的任一个实施方式，所述方法还包括：在第一可调节抽头延迟线结构的所述多个可变衰减单元处，从优化处理器接收衰减参数。

根据前述实施方式中的任一个实施方式，所述方法还包括在优化处理器处通过以下操作来优化对自干扰的元素的抑制：将延迟参数发送至所述多个可变延迟单元；将衰减参数发送至所述多个可变衰减单元；获得更新的SI信道响应；确定更新的SI信道响应还没有达到特定的SI抑制目标；响应于所述确定，重新优化延迟参数以产生更新的延迟参数；响应于所述确定，重新优化衰减参数以产生更新的衰减参数；将更新的延迟参数发送至所述多个可变延迟单元；以及将更新的衰减参数发送至所述多个可变衰减单元。

根据前述实施方式中的任一个实施方式，所述方法还包括：在放大器处，放大第一组合信号以生成放大的单个信号；以及将放大的单个信号提供至第一输出耦合器。

根据另一方面，一种对自干扰(self-interference，SI)抑制进行优化的方法包括：获得参考SI信道响应；基于参考SI信道响应，初始化延迟参数，初始化衰减参数；将延迟参数发送至多个可变延迟单元；将衰减参数发送至多个可变衰减单元；获得更新的SI信道响应；确定更新的SI信道响应还没有达到预定的SI抑制目标；响应于所述确定，重新优化延迟参数以产生更新的延迟参数，以及重新优化衰减参数以产生更新的衰减参数；将更新的延迟参数发送至所述多个可变延迟单元；以及将更新的衰减参数发送至所述多个可变衰减单元。

根据另一方面，一种用于对自干扰(self-interference，SI)抑制进行优化的优化处理器包括存储指令的存储器以及处理器，所述处理器通过所述指令用于：获得参考SI信道响应；基于参考SI信道响应，初始化延迟参数，并且初始化衰减参数；将延迟参数发送至多个可变延迟单元；将衰减参数发送至多个可变衰减单元；获得更新的SI信道响应；确定更新的SI信道响应还没有达到预定的SI抑制目标；响应于所述确定，重新优化延迟参数以产生更新的延迟参数，并且重新优化衰减参数以产生更新的衰减参数；将更新的延迟参数发送至所述多个可变延迟单元；以及将更新的衰减参数发送至所述多个可变衰减单元。

在结合附图阅读本公开内容的具体实现方式的以下描述时，本公开内容的其他方面和特征对于本领域普通技术人员将变得明显。

附图说明

现在将通过示例的方式参照示出示例实现方式的附图，在附图中：

图1示出布置用于2×2MIMO操作的示例FD收发器；

图2示出用于图1的示例2×2MIMO FD收发器的内部天线子系统的元素；

图3示出根据本申请的各方面的用于图1的示例2×2MIMO FD收发器的抽头延迟射频自干扰结构；

图4示出根据本申请的各方面的与图2的内部天线子系统结合的图3的抽头延迟射频自干扰结构；以及

图5示出根据本申请的各方面的对图3的抽头延迟射频自干扰结构中的自干扰抑制进行优化的方法中的示例步骤。

具体实施方式

图1示出布置用于示例2×2多输入多输出(multiple input，multiple output，MIMO)操作的FD收发器102。2×2MIMO FD收发器102包括能够操作用于使用第一天线112进行发送和接收的第一收发器110。2×2MIMO FD收发器102还包括能够操作用于使用第二天线122进行发送和接收的第二收发器120。如将被理解的，图1的2×2MIMO FD收发器102的2×2MIMO结构仅作为示例给出，并且天线的数目是完全可配置的。

图2示出用于图1的FD收发器102的内部天线子系统的元素。特别地，图2示出两个收发器：第一收发器110(其中第一天线112连接至第一环行器216的公共端口)；以及第二收发器120(其中第二天线122连接至第二环行器226的公共端口)。用于通过第一天线112发送的第一输出信号215连接至第一环行器216的发送(Tx)端口，而通过第一天线112接收的第一输入信号217连接至第一环行器216的接收(Rx)端口。类似地，用于通过第二天线122发送的第二输出信号225连接至第二环行器226的发送(Tx)端口，而通过第二天线122接收的第二输入信号227连接至第二环行器226的接收(Rx)端口。

对具有FD能力的装置(例如，图1的FD收发器102)的设计者而言的一个挑战是如何有效地抑制自干扰(self-interference，SI)。SI从同一FD收发器的输出信号215、225生成至输入信号217、227，并且可以被视为具有至少四个分量。

一个分量被称为“内部泄漏”。内部泄漏可以被认为是由于第一环行器216的Tx侧与Rx侧之间以及第二环行器226的Tx侧与Rx侧之间的不完全隔离而产生的。

另一分量被称为“内部交叉耦合”。内部交叉耦合可以被认为是例如在第一输出信号215与第二输入信号227之间以及在第二输出信号225与第一输入信号217之间产生的。

再一分量被称为“内部反射”。内部反射可以被认为是由于天线阻抗失配而产生的。在理想的场景下，经由两个发送天线112、122发送的输出信号215、225将被完全辐射而没有反射。然而，由于阻抗失配，部分发送功率被反射回来，并且分别经由第一环行器216和第二环行器226变成第一输入信号217和第二输入信号227的一部分。

又一分量被称为“外部反射”。外部反射可以被认为是由于信号在FD收发器102所处的周围环境中传播而产生的。

需要FD收发器的高前端Tx-Rx隔离来防止低噪声放大器(LNA)被高SI功率水平饱和。

所需的宽带宽和高隔离度是FD射频前端设计中的挑战参数。

术语“信道”指的是源和目的地之间的媒介。无线信号的特性随着无线信号经由信道从源行进至目的地而变化。这些特性尤其取决于：源与目的地之间的距离；无线信号采用的路径；以及路径周围的环境。如果信道模型是已知的，则可以从发送信号的轮廓获得接收信号的轮廓。

信道的三个关键部分是路径损耗、阴影效应(shadowing)以及多路径干扰。多路径信道的脉冲响应可以表示为具有不同时变延迟和振幅的多个脉冲的线性组合。可以将对应的信道建模成作为具有各种延迟元素和不同系数的多个延迟抽头的线性组合的抽头延迟线(tapped delay line，TDL)。

本文中提出采用TDL信道模型来构造由输出信号215、225引入到输入信号217、227的自干扰(self-interference，SI)的估计副本。一旦估计出SI的副本，则副本可以被用于SI抑制。

总体而言，对输入信号217、227中存在的SI的抑制部分地依赖于输出信号215、225的先验知识。通过对SI信道(即，输出信号215、225通过其被不期望地耦合从而成为输入信号217、227的作为SI的一部分的信道)进行建模，可以生成对预期的SI的近似并且随后进行抑制。

本文中提出将SI信道建模为具有表示内部泄漏、内部交叉耦合以及内部反射的少数主导性路径的TDL。由于FD收发器102的内部前端结构，生成SI的这三个分量，使得它们具有较短的延迟和较强的系数，并从而因此是主导的。可以看出，忽略剩余路径不会对模型的精确性产生显著影响。

假设SI信道受到2×2MIMO FD收发器102的内部前端结构的高度影响，SI信道模型可以被简化成仅具有少数短延迟主导路径。由于2×2MIMO FD收发器102的内部前端结构的准静态特性，这些短延迟主导路径可以被认为是相对缓慢地时变的。

本文中提出使用高精度可调的具有不同可编程延迟和系数的可调节(但不是自适应的)TDL结构以达到估计的SI信号，使得：在SI抑制处理的第一阶段中，估计的SI信号可以被用于抑制实际的SI。TDL结构可以看成是用短延迟主导路径来模拟SI信道。注意，尽管TDL结构已经被构思为模拟TDL结构，但是还可以构想到实现为数字TDL结构。

可能因外部反射而产生的SI的剩余分量可以被认为是更时变的。因此，提出在SI抑制处理的另外阶段抑制SI的剩余分量。如将在下文中讨论的，第二SI抑制阶段可以被称为RF阶段，并且第三SI抑制阶段可以被称为基带阶段。方便地，假定剩余分量可能是更时变的，第二阶段和第三阶段可以采用自适应抑制技术。

SI抑制RF阶段可以通过使用自适应数字信号处理来实现。剩余SI的信道(在第一SI抑制阶段之后)可以被认为主要是由于剩余的时变多路径外部反射而产生的。本文中提出将剩余SI建模为具有自适应系数的数字多抽头横向符号间隔滤波器。最大似然(Maximum-Likelihood，ML)和最小平方(Least-Square，LS)是可以用于计算自适应系数的示例算法。将已知的发送符号/信号作为输入，自适应数字多抽头横向符号间隔滤波器可以生成估计的剩余SI，以用于进一步的抑制。

SI抑制基带阶段可以通过使用自适应数字信号处理来实现。还可以将另外的剩余SI的信道(在第一SI抑制阶段和第二SI抑制阶段之后)建模为具有自适应系数的数字多抽头横向符号间隔滤波器。最大似然(Maximum-Likelihood，ML)和最小平方(Least-Square，LS)是可以用于计算这些自适应系数的示例算法。将已知的发送符号/信号作为输入，自适应数字多抽头横向符号间隔滤波器可以生成估计的另外的剩余SI，以用于在基带处的进一步抑制。

图3示出根据本申请的各方面的用于2×2MIMO收发器(例如图1的2×2MIMO FD收发器102)的抽头延迟射频(radio frequency，RF)自干扰结构(TD-SIC)300。TD-SIC 300被表示为具有“A”侧和“B”侧的四端口装置。A侧经由第一发送(TX)端口(Tx A端口1)341和第一A侧耦合器302A将第一输出信号215连接至第一环行器216，并且经由第二A侧耦合器316A将来自第一环行器216的第一输入信号217连接至第一接收(RX)端口(Rx A端口2)342。第一天线112连接至第一环行器216。B侧经由第二发送(TX)端口(Tx B端口3)343和第一B侧耦合器302B将第二输出信号225连接至第二环行器226，并且经由第二B侧耦合器316B将来自第二环行器226的第二输入信号227连接至第二接收(RX)端口(Rx B端口4)344。第二天线122连接至第二环行器226。

在TD-SIC 300的A侧，来自第一TX端口341的发送信号的低功率部分被从第一A侧耦合器302A提取并且连接至可选的第一焊盘(pad)304A。第一焊盘304A可以帮助增强阻抗匹配。

来自第一焊盘304A的输出被传送至第一分离器306A。第一分离器306A用于将来自第一焊盘304A的输出分成数目n条路径。在图3的示例TD-SIC 300中，n＝4。

来自第一分离器306A的n条路径中的另外数目m条路径中的每条路径在m个第一可变延迟单元中的一个处接收。在图3的示例TD-SIC 300中，m＝3。在图3中，第一可变延迟单元被用附图标记308A1、308A2、308A3和308A4(共同地或单独地308A)标记。第一可变延迟单元308A中的每个设置有可由第一优化处理器318A调节的可调节延迟参数，使得第一可变延迟单元308A中的每个根据可调节延迟参数来输出从第一分离器306A接收的信号的延迟版本。第一优化处理器318A可以包括微处理器(未示出)和存储用于第一优化处理器318A的指令的存储器(未示出)。

来自n个第一可变延迟单元308A中的每个的输出在n个第一可变衰减单元中的对应的一个处被接收。在图3中，第一可变衰减单元被用附图标记310A1、310A2、310A3和310A4(共同地或单独地310A)标记。第一衰减单元310A中的每个设置有可由第一优化处理器318A调节的可调节衰减参数，使得第一衰减单元310A中的每个根据调节的衰减参数来输出从对应的第一可变延迟单元308A接收的信号的衰减版本。

来自n个第一可变衰减单元310A中的每个的输出在第一组合器312A处被接收。第一组合器312A将这n个输出的组合传送至第一放大器314A。来自第一放大器314A的输出与来自第一环行器216的第一输入信号217一起在第一输出耦合器316A处被接收。来自第一输出耦合器316A的输出存在于TD-SIC 300的A侧的第一RX端口342处。

类似地，在TD-SIC 300的B侧，来自第二TX端口343的发送信号的低功率部分被从第一B侧耦合器302B提取并且连接至可选的第二焊盘304B。第二焊盘304B可以帮助增强阻抗匹配。

来自第二焊盘304B的输出被传送至第二分离器306B。第二分离器306B用于将来自第二焊盘304B的输出分成数目n条路径。在图3的示例TD-SIC 300中，n＝4。

来自第二分离器306B的n条路径中的另外数目m条路径中的每条路径在m个第二可变延迟单元中的一个处接收。在图3的示例TD-SIC 300中，m＝3。在图3中，第二可变延迟单元被用附图标记308B1、308B2、308B3和308B4(共同地或单独地308B)标记。第二可变延迟单元308B中的每个设置有可由第二优化处理器318B调节的可调节延迟参数，使得第二可变延迟单元308B中的每个根据调节的延迟参数来输出从第二分离器306B接收的信号的延迟版本。第二优化处理器318B可以包括微处理器(未示出)和存储用于第二优化处理器318B的指令的存储器(未示出)。

来自n个第二可变延迟单元308B中的每个的输出在n个第二可变衰减单元中的对应的一个处被接收。在图3中，第二可变衰减单元被用附图标记310B1、310B2、310B3和310B4(共同地或单独地310B)标记。第二衰减单元310B中的每个设置有可由第二优化处理器318A调节的可调节衰减参数，使得第二衰减单元310B中的每个根据调节的衰减参数来输出从对应的第二可变延迟单元308B接收的信号的衰减版本。

来自n个第二可变衰减单元310B中的每个的输出在第二组合器312B处被接收。第二组合器312B将这n个输出的组合传送至第二放大器314B。来自第二放大器314B的输出与来自第二环行器226的第二输入信号227一起在第二输出耦合器316B处被接收。来自第二输出耦合器316B的输出存在于TD-SIC 300的B侧的第二RX端口344处。

如上文中所论述的，来自第一分离器306A的n条路径中的m条路径中的每条路径在TD-SIC 300的A侧的m个第一可变延迟单元308A中的一个处被接收。来自第一分离器306A的n条路径中的剩余n-m条路径中的每条路径在TD-SIC 300的B侧的n-m个第二可变延迟单元308B中的一个处被接收。类似地，来自第二分离器306B的n条路径中的m条路径中的每条路径在TD-SIC 300的B侧的m个第一可变延迟单元308B中的一个处被接收。来自第二分离器306B的n条路径中的剩余n-m条路径中的每条路径在TD-SIC 300的A侧的n-m个第一可变延迟单元308A中的一个处被接收。

在操作时，n条路径中的每条路径通过可变延迟单元308A、308B中的一个，随后通过可变衰减单元310A、310B中的一个。

在组合器312A、312B处，TD-SIC 300的一侧的m条路径输出与TD-SIC 300的另一侧的(n-m)条路径输出组合。组合器312A、312B的输出在放大器314A、314B处被放大，以产生SI复制品。在输出耦合器316A、316B处，放大的SI复制品与从对应环行器216、217接收的输入信号217、227耦合，从而在一定程度上抑制从对应环行器216、217接收的信号中存在的SI。然后，经S1抑制的信号在RX端口342、344中的适当的一个上输出。

图4示出TD-SIC 300与图1的2×2MIMO FD收发器102之间的连接。经由对应的环行器216、226的TD-SIC 300与两个天线112、122之间的连接先前在图2和图3中示出。第一Tx端口341连接至第一Tx功率放大器(PA)401的输出，并且第二Tx端口343连接至第二Tx PA 403的输出。第一Rx端口342连接至第一Rx低噪声放大器(LNA)402的输入，并且第二Rx端口344连接至Rx LNA 404的输入。

优化处理器318A、318B实现优化算法来调节可变延迟单元308A、308B和可变衰减单元310A、310B以对SI抑制进行优化。

优化处理器318A、318B的主要部分通常被实现为2×2MIMO FD收发器102的在TD-SIC 300外部的单元，以有效地共享可用的数字信号处理和计算设施并且获取接收到的基带信号以测量SI信道响应。

图5示出对图3的TD-SIC 300中的自干扰抑制进行优化的方法中的示例步骤。首先，优化处理器318获得(步骤502)参考SI信道响应——即在采用TD-SIC 300之前的SI信道响应。基于参考SI信道响应，优化处理器318确定(步骤504)延迟参数和衰减参数的初始值。优化处理器318将延迟参数发送(步骤506)至可变延迟单元308A、308B，并且将衰减参数发送(步骤506)至可变衰减单元310A、310B。然后，优化处理器318获得(步骤508)更新的SI信道响应——即当采用具有在步骤506中发送至适当单元的延迟参数和衰减参数的TD-SIC 300时的SI信道响应。然后，优化处理器318确定(步骤510)更新的SI信道响应是否已经达到预定的SI抑制目标。在确定(步骤510)更新的SI信道响应已经达到预定的SI抑制目标时，可以认为完成对自干扰抑制进行优化的方法。在确定(步骤510)更新的SI信道响应还没有达到预定的SI抑制目标时，优化处理器318则重新优化参数，从而更新(步骤512)延迟参数和衰减参数。然后，优化处理器318将更新的延迟参数发送(步骤506)至可变延迟单元308A、308B，并且将更新的衰减参数发送(步骤506)至可变衰减单元310A、310B。

提出的用于示例2×2MIMO FD收发器系统102的图3示出的TD-SIC 300的结构是可伸缩的，并且可以针对N、M＝1、2、3、…的任何N×N或N×M MIMO系统进行扩展。

如图1、图2和图3所示，提出的用于TD-SIC 300的结构可以与天线子系统集成，以在发送器与接收器之间提供相对较高的隔离性，这对FD操作是优选的。

实际上，提出的用于TD-SIC 300的结构可以应用于任何无线N×N或N×M MIMO收发器，以提供发送器与接收器之间的高隔离性，这对FD操作是优选的。

提出的用于TD-SIC 300的结构可以被示出成在LNA 402、404之前在RF处提供高的SI抑制，这可以被理解为对于FD操作而言是足够的而不需要小基站中的另外的SI抑制。对于更高的Tx-Rx隔离要求，提出的用于TD-SIC 300的结构可以与第二RF和/或第三基带SI抑制阶段结合使用，以增强SI抑制，并且在该情况下，由提出的用于TD-SIC 300的结构提供的高Tx-Rx隔离性可以被看作帮助简化第二和/或第三SI抑制阶段的设计。

已知可以基于环行器(三端口器件)通过终止环行器的第三端口来构建隔离器(两端口器件)。尽管在第一天线112与第一环行器216相关联并且第二天线122与第二环行器226相关联的背景下呈现了前面的论述。但是，应当清楚的是，本申请的各方面可以等同地应用于其中第一天线112与第一隔离器(未示出)相关联并且第二天线122与第二隔离器(未示出)相关联的情况。实际上，这样的隔离器可以与它们各自的天线112、122集成。例如一个示例，双极化天线可以被用作一个天线，并且两个端口可以分别被分配用于发送和接收，使得隔离由内部双极化提供。例如另一示例，三端口阻抗匹配器件可以与天线集成，使得仅存在两个端口，一个用于发送，另一个用于接收，其中，天线端口嵌以天线。一般来说，我们可以参考环行器-隔离器。

本申请的上述实现方式仅意在作为示例。在不偏离由所附权利要求书限定的本申请的范围的情况下，本领域技术人员可以对具体实现方式进行变更、修改和变化。