用于三发射机多相系统的智能均衡的制作方法

本申请是于2017年3月8日提交的美国专利申请No.15/453,352的继续申请，该美国专利申请要求于2016年3月9日提交的美国临时申请No.62/306,024的权益，这些申请的全部内容被纳入于此。

技术领域

本申请涉及三发射机多相系统，尤其涉及具有中间电平自适应均衡的三相发射机多相系统。

背景技术：

多比特字的传输通常发生在多导线总线上。例如，八比特字可在具有八条导线的总线上传输，每比特一条导线。但是在这种常规总线中，在给定的导线上承载的每一比特独立于其余比特。随着数据率增加，结果所得的信令变得有问题，因为当字在总线上传播时，字中的各个比特变得彼此偏斜。

鉴于在高速通信中多个比特之间的偏斜问题，已经开发出各种串行化器/解串行化器(SERDES)系统。SERDES发射机将多比特字串行化为一系列相应的比特以供向接收机传输。于是，因为在SERDES系统中使用单条传输线(可以是差分的)，可能不存在多导线总线上毗邻比特之间的这种偏斜。SERDES接收机将接收到的串行比特流解串行化为原始字。但是，当数据传输速率超过例如10GHz时，SERDES传输线和接收机负载引入失真。串行比特流中的毗邻比特于是开始相互干扰。为对抗产生的码元间干扰，复杂的均衡化方案变得必要，并且因此变得难以将SERDES数据传输速率推向更高。

为将数据传输速率增加到超过SERDES限制，已经开发出三相信令协议，其中三个发射机驱动三条分开的传输线。在电压模式实施例中，一个发射机将其输出信号驱动至高电压，另一发射机将其输出信号驱动至中间电平电压，而其余的发射机将其输出信号驱动至低电压。高电压发射机和低电压发射机可被视为形成活跃对。根据一组三个发射机，存在不同的可能活跃的三对发射机。在每一对内，根据哪个发射机为高而哪个发射机为低，存在两种可能性。由此，在三发射机多相系统中存在输出信号的六种不同组合。输出信号的每个不同组合可被标示为多相码元。因为存在6个可能的码元，每个传送码元代表2.5比特。以这种方式，尽管以功耗增加为代价，但数据传输速度可能超过利用单信道以相同的码元速率进行二进制传输的两倍。

在用于多相通信系统的接收机中，前端电路解码接收到的发射机输出信号以产生相应的二进制码元。六个不同的码元可由六个二进制字表示：[100]、[010]、[001]、[110]、[101]和[011]。这些码元中的比特可由二进制变量A、B、和C来表示。例如，码元[110]对应于A＝1、B＝0和C＝0。为确保三个二进制变量之一针对每个传送码元改变状态，不允许自转变。例如，假设码元[001]刚被接收。随后的码元不能是[001]，因为这将违反对自转变的禁止。以这种方式，根据二进制信号中至少一者的保证二进制转变，可从每个接收到的码元中提取时钟。

尽管三发射机多相系统将比以相同数据率工作的SERDES系统具有更少的码元间干扰(ISI)，但是随着数据率被增加得越来越高，针对三发射机多相系统仍然必须解决码元间干扰。但是常规均衡技术是从传统的两级(用于二进制1的高电压和用于二进制0的低电压)信令适配而来的。将这些传统均衡技术应用于三发射机多相系统会导致过度强调，从而使定时抖动恶化并且浪费功率。

相应地，在本领域中需要具有改进的均衡技术的三发射机多相系统。

概述

提供了具有智能均衡的三发射机多相系统，其选择性地强调和弱化发射机输出信号的中间电平转变(去往或来自中间电平输出电压的转变)的上升沿和下降沿。逻辑电路取决于从前一多相码元至当前多相码元的转变来控制强调和弱化。每个发射机输出信号针对每个多相码元唯一性地转变至高电压、中间电平电压或低电压。与应用传统均衡相比，结果所得的仅对中间电平转变的选择性强调和弱化有利地降低了功耗同时减小了数据抖动。

可通过以下详细描述更好地领会这些以及其他有利特征。

附图简述

图1是根据本公开的一方面的配置成用于智能均衡的示例三发射机多相系统的框图。

图2A解说了在没有均衡的情况下从一个多相码元至另一多相码元的转变，其中第一发射机输出信号从VOH转变至VM，并且其中第二发射机输出信号从VM转变至VOL。

图2B解说了通过应用智能均衡来修改的图2A的多相码元转变，以使得第一发射机输出信号的下降沿被强调并且使得第二发射机输出信号的下降沿被弱化。

图3解说了在应用和不应用智能均衡的情况下从一个多相码元至另一多相码元的转变，其中第一发射机输出信号从VM转变至VOH，并且其中第二发射机输出信号从VOL转变至VM，该智能均衡弱化第一发射机输出信号的上升沿并强调第二发射机输出信号的上升沿。

图4解说了在应用和不应用智能均衡的情况下一系列多相码元的发射机输出信号。

图5解说了来自应用智能均衡的单位区间变化的减小。

图6是图1的系统中的发射机的示例电路图。

图7解说了图1的系统中的发射机输出信号的示例电压电平。

图8是根据本公开的一方面的用于具有智能均衡的三发射机系统的示例操作方法的流程图。

详细描述

为了减少定时抖动和功耗，三发射机多相系统设有智能均衡技术。均衡技术被标示为“智能的”，因为其自适应于对于每个发射机输出信号而言可能的各种转变。一些转变(上升沿或下降沿)被强调，而其他类型的转变实际上被弱化。此外，一些转变既不被强调也不被弱化。选择性强调、弱化、以及这两者的缺乏可以关于图1中所示的示例三发射机多相系统100更好地领会。编码器135将输入数据流编码成连贯的多相码元。每个多相码元具有对应于第一发射机105、第二发射机110和第三发射机115的输出信号的状态的三个分量。每个发射机驱动对应的传输线。第一发射机105用发射机输出信号A驱动第一传输线120，而第二发射机110用发射机输出信号B驱动第二传输线125。类似地，第三发射机115用发射机输出信号C驱动第三传输线130。

系统100中的发射机就驱动它们对应的传输线而言可以是电压模式驱动器或电流模式驱动器。就此而言，每个输出信号A、B和C可被视为包括多个电平(诸如高电平、中间电平和低电平)。在电压模式实施例中，这些电平都是电压电平。相反，在电流模式实施例中，信号电平都是电流电平。本文中所公开的对发射机输出信号的上升沿和下降沿的选择性强调和弱化涉及使用附加的信号电平。例如，输出信号从中间电平至低电平的下降沿转变可以通过在当前多相码元的初始部分期间将输出信号转变为小于中间电平的降低的中间电平来强调。该输出信号随后可以在该多相码元的剩余部分内返回到中间电平。类似地，输出信号从中间电平至低电平的下降沿转变可以通过首先在当前多相码元的初始部分期间将输出信号转变成增大的低电平来选择性地弱化。增大的低电平大于低电平，但是小于减小的中间电平。与常规三发射机操作相比，通过选择性地强调和弱化发射机输出信号中的上升沿和下降沿有利地减小了抖动。

以下讨论将涉及电压模式驱动器实现，但是将领会本文中所公开的智能均衡可被容易地应用于电流模式驱动器实现。取决于数据流，编码器135命令每个发射机用高电压、低电压或中间电压驱动其传输线。在以下讨论中，高电压被称为VOH，低电压被称为VOL，而中间(中间电平)电压被称为VM。如由这些名称所暗示的，VOH比VOL高。VM可以等于(VOH-VOL)/2、或者小于VOH但大于VOL的某一其他中间电压。在没有任何智能均衡的情况下，系统100的每个多相码元涉及用VOH驱动一条传输线，用VM驱动另一条传输线，并且用VOL驱动剩余的一条传输线。具体而言，编码器135可以命令特定发射机朝向VOH上拉(PU)其输出电压或者朝向VOL下拉(PD)其输出电压。类似地，编码器135可以命令特定发射机将其输出电压居中(PM)至VM。

由此，存在从编码器135给每个发射机的三种可能的命令。给第一发射机105的PU、PD和PM命令被标示为PU1、PD1和PM1。对于任何给定的码元传输，可以仅断言这些命令中的一者。类似地，编码器可以向第二发射机110断言PU2、PD2和PM2命令中的一者，并且可以向第三发射机115断言PU3、PD3和PM3命令中的一者。将领会，在替换实施例中，PM命令可被略去，因为向特定发射机断言PM命令可以通过解除断言对应的PU命令和对应的PD命令两者来指示。

如果系统100没有智能均衡，则从一个码元至另一码元的示例转变(每个码元由三个发射机的VOH/VM/VOL状态表示)可以如图2A中所示三个发射机的输出信号被指定为A、B和C。在第一码元中，发射机输出信号A处于VOH，而发射机输出信号B处于VM，并且发射机输出信号C处于VOL。在第二码元中，发射机输出信号A转变至VM，发射机输出信号B转变至VOL，并且发射机输出信号C转变至VOH。这两个码元之间的边界发生在时间t1。但是由于不存在均衡，因此发射机输出信号C在等于t1–D的时间200处与发射机输出信号B交叉(相等)，其中D是定时偏移。类似地，发射机输出信号A在等于t1+D的时间205处等于发射机输出信号C。定时偏移增加了数据抖动。在相对低的码元速率下，这种数据抖动可能是可容忍的，但是在更高的码元速率下变得越来越不能容忍。

为了使时间200和205更紧密地靠近理想码元边界时间t1，可以应用强调和弱化两者，如图2B中所示。发射机输出信号A从VOH转变至VM的下降沿转变被强调以使得发射机输出A最初以增强的速率放电至低于中间电平电压Vm的降低的中间电压Vem2。在第二码元的中点附近，这种强调被释放以使得发射机输出信号A返回到其预期的VM值。作为对比，发射机输出信号B从VM转变至VOL的下降沿转变被弱化以使得发射机输出信号B最初以弱化的速率放电至高于VOL的增大的低电压VOL_EQ1。在第二码元的中点附近，这种弱化被释放以使得发射机输出信号B可以返回到其预期的VOL值。发射机输出信号C与发射机输出信号B在时间210的交叉点由此相对于图2A的时间200被延迟。相反，发射机输出信号C与发射机输出信号A在时间215的交叉点与图2A的时间205相比在时间上提前。这是相当有利的，因为与时间200和205离时间t1的定时偏移相比，时间210和215与时间t1之间的偏移被减小。

注意到，图2A中的强调和弱化并不涉及针对发射机输出C从VOL转变至VOH的强调。一般而言，强调上升沿或下降沿会消耗附加的功率。图2B中的发射机输出信号A的经强调下降沿由此确实比在发射机输出信号A如在图2A中的发射机输出信号A的未经强调下降沿中那样更慢地放电的情况下放电更多的电荷。但是这种转变仅仅跨越VOH与VOL之间的电压范围的(约)一半。作为对比，对发射机输出信号C在其从VOL至VOH的转变中的上升沿的强调将消耗约两倍的功率。如本文中所公开的对上升沿和下降沿的强调由此仅有利地应用于VOH与VM之间的转变以及还有VM与VOL之间的转变。通过对图2B中的发射机输出信号B的下降沿的弱化获得了附加的功率节省。如图2B中所示，结果所得的发射机输出A和B的智能均衡减小了从第一码元至第二码元的转变中的抖动。然而，在替换实施例中，注意到，可以强调全轨转变(诸如从VOL至VOH或者从VOH至VOL)。

再次参照图1，逻辑电路140控制智能均衡，诸如针对发射机输出信号A和B，如关于图2B所讨论的。逻辑电路140将当前码元中每个发射机输出信号的预期VOH、VM或VOL状态与先前码元中每个发射机输出信号的相应VOH、VM或VOL状态进行比较以确定可适用的智能均衡。例如，存储器145可以存储发射机输出信号的先前状态。如果逻辑电路140检测到一个发射机输出信号从VOH转变至VM连同另一发射机输出信号从VM转变至VOL，则它控制对应的发射机应用关于图2B所讨论的强调和弱化。一些示例发射机电路实现和来自逻辑电路140的对应控制信号将在以下进一步讨论。

注意到，图2B由此涉及对一个发射机输出信号从VOH至VM的转变结合另一发射机输出信号从VM至VOL的转变的智能均衡。类似的智能均衡可被应用在一个发射机输出信号从VOL至VM的转变结合另一发射机输出信号从VM至VOH的转变中。在图3中，第一码元与第二码元之间的示例转变在时间t1处示出。发射机输出信号B在第一码元中等于VM，并且随后在第二码元中转变至VOH。为了更好地解说智能均衡的优点，图3中还示出了发射机输出信号B的无均衡上升沿300。上升沿300在时间301处与发射机输出信号A的下降沿相交。在时间301与理想的码元转变时间t1之间存在相当大的定时偏移。为了减小这一偏移，发射机输出信号B的上升沿被弱化，以使得发射机输出信号B以减小的速率上升至小于VOH的减小的高电压VOH_EQ2。这种弱化在第二码元的中点附近被释放，以使得发射机输出信号B在第二码元的后面部分返回至其预期VOH值。发射机输出B的经弱化上升沿在时间305处与发射机输出信号A相交，时间305相对于时间301被延迟。与时间301和时间t1之间的偏移相比，时间305与t1之间的偏移由此被减小。

发射机输出信号C在第一码元中等于VOL，并且在第二码元中转变至VM。为了更好地解说智能均衡的优点，图3中还示出了发射机输出信号C的不使用均衡的上升沿310。上升沿310在时间315处与发射机输出信号A相交，时间315从理想的码元转变时间t1延迟了定时偏移。为了减小这一偏移，发射机输出信号C的上升沿被强调，以使得其以更快的速率上升至高于VM的增强的中档电压Vem1。发射机输出信号C的这一经强调上升沿在时间320处与发射机输出信号A相交，时间320比时间315提前。与时间315和时间t1之间的偏移相比，时间320与时间t1之间的偏移由此被减小。结果所得的发射机输出信号B和C的智能均衡减小了从第一码元至第二码元的转变中的抖动。来自逻辑电路140的实现图3的智能均衡的一些示例控制信号将在以下进一步讨论。

也有可能发射机输出信号在两个连贯码元内保持在VOH。相反，有可能发射机输出信号在两个连贯码元内保持在VOL。例如，在图4中示出了范围从第一码元至第六码元的若干个连贯多相码元。第一码元和第二码元形成关于图2A和2B所讨论的转变。对于这一转变，发射机输出信号A和B的下降沿400和405分别在智能均衡的情况下产生，而相应的下降沿410和415在没有任何均衡的情况下产生。第四码元和第五码元形成关于图3所讨论的转变。对于这一转变，发射机输出信号C和A的上升沿420和425分别在智能均衡的情况下产生，而相应的上升沿430和435在没有任何均衡的情况下产生。

在从第二码元至第三码元的转变中，发射机输出信号C保持在VOH(在没有任何均衡的情况下)。由于至少两个发射机输出信号从一个码元至另一码元必须改变状态，以使得接收机可以提取时钟信号，因此发射机输出信号B在从第二码元至第三码元的转变中从VOL变为VM，而发射机输出信号A从VM放电至VOL。发射机输出信号B的上升沿440由此可以被强调，以使得发射机输出信号B在第三码元的第一部分以增大的速率上升至高于VM的电压Vem1。为了解说无均衡结果，在图4中还示出了发射机输出信号B的上升沿445。类似地，发射机输出信号A的下降沿450可被强调，以使得发射机输出信号A以增强的速率下降至低于VOL的电压VOL_EQ1。发射机输出信号A的下降沿455解说了无均衡结果。注意到，经强调边沿440和445关注中间电平电压VM与VOL之间的转变。如先前所讨论的，强调这些转变并不会消耗与强调VOL与VOH之间的转变那样多的功率，但仍然显著地减小了数据抖动。为了提供智能均衡，发射机输出信号C在第三码元的历时内被放电至低于VOH的电压VOH_EQ2。以此方式，发射机输出信号C可以在后续码元中被更快地放电至VM或VOL。

在从第三码元至第四码元的转变中，发射机输出信号A在没有任何均衡的情况下保持在VOL。然而，在使用智能均衡的相同转变中，发射机输出信号A在第三码元的历时内被充电至高于VOL的电压VOL_EQ1(关于图2B所讨论的)。以此方式，发射机输出信号A可以在后续码元中被更快地充电至VM或VOH。由于每个码元中必须有发射机输出信号的转变以供接收机处的时钟提取，因此在不通过上升沿460进行均衡的实施例中，发射机输出信号B在第四码元的开始处从VM转变至VOH。经强调上升沿465表示使用智能均衡的结果，以使得发射机输出信号B在第四码元的第一部分内以增强的速率上升至高于VOH的电压VOH_EQ1。类似地，发射机输出信号C的上升沿470被强调，以使得发射机输出信号C在第四码元的第一部分内下降至Vem2(关于图2B所讨论的)。下降沿475解说了发射机输出信号C在没有均衡的情况下的转变。注意到，对边沿465和470的强调关注VM与VOH之间的转变，以使得它们的强调并不会消耗相当大的功率，然而显著地减小了数据抖动。

如先前所提及的，从第四码元至第五码元的转变如关于图3类似地讨论的。在从第五码元至第六码元的转变中，发射机输出信号C从VOH转变至VOL。类似地，发射机输出信号B从VOL转变至VOH。强调这些全轨边沿将消耗功率。由此，没有强调被应用于这些边沿中的任一者是“智能的”。然而，这些边沿可以在替换实施例中被强调。

图4中各码元之间理想的转变时间被标示为时间t1至t5。这些时间由期望单位区间(UI)分隔开。在没有任何均衡的情况下，可以示出第二码元的历时480等于UI+D，其中D是时间偏移。但是在应用了智能偏移之后，第二码元的历时485变为UI+D–X，其中X是来自智能均衡的调整。类似地，可以示出：在使用智能均衡的情况下，第三码元的历时490为UI，在没有智能均衡的情况下的历时495也是UI。作为对比，在没有均衡的情况下，第四码元的历时486为UI–D。但是，在使用智能均衡的情况下，第四码元的历时487被增大至UI–D+X，以更接近地匹配理想的码元区间UI。

在图5中概括了结果所得的由智能均衡对各个码元历时朝向期望值UI的有利调整。智能均衡的应用还可被标示为自适应中间电平均衡的应用，这是由于仅来自或去往中间电平电压VM的上升沿和下降沿被强调(或弱化)。如图5中所示，在没有均衡的情况下，总UI变化为2D，而在应用了智能均衡之后，它仅仅为2X。由于X小于D，结果所得的UI变化由此被显著地减小，这相应地减小了数据抖动。

在一个实施例中，逻辑电路140和存储器145包括用于选择性地强调来自发射机中的第一发射机的输出信号从高电压转变至中间电平电压的第一下降沿以及用于选择性地弱化来自发射机中的第二发射机的另一输出信号从中间电平电压转变至低电压的第二下降沿的装置。

现在将讨论示例发射机电路图。例如，关于图1所讨论的每个发射机105、110和115可以如图6中针对发射机600所示的那样实现。再次参照图1，编码器135确定每个发射机的VOH、VM和VOL状态。这些状态是关于图2B、3和4讨论的发射机输出信号的未经强调状态。例如，如果发射机105的上拉信号PU1被断言，同时对应的下拉信号PD1和中间电平信号PM1被解除断言，则对应的发射机输出信号A在没有均衡的情况下被充电至VOH。在该情形中，发射机输出信号B和C必须被唯一性地指派为VM或VOL。例如，如果发射机输出信号B被充电至VM(在没有均衡的情况下)，则编码器135将断言中间电平信号PM2同时解除断言对应的信号PU2和PD2。发射机输出信号C随后应当被放电至VOL(在没有均衡的情况下)，因此编码器135将断言下拉信号PD3同时解除断言信号PU3和PM3。为了传达当前码元的无均衡状态(哪个发射机输出信号将为VOH、哪个将为VM、以及哪个将为VOL)，编码器135可以向逻辑电路140提供对应的控制信号PU1、PD1、PM1、PU2、PD2、PM2、PU3、PD3和PM3。前一码元的这些相同信号被存储在存储器145中，以使得逻辑电路140可以将前一码元的状态与当前码元的状态进行比较以相应地控制智能均衡的应用。

来自逻辑电路140的用于控制智能均衡的应用的控制信号取决于每个发射机105、110和115的具体电路实现。为了减少图1的发射机105、110和115内的晶体管的数目，多个电压调节器可被用来提供对应的多个经调节电压电平。例如，第一线性压差调节器(LDO1，未解说)可以提供驱动电压Vdrv。第二LDO(LDO2，未解说)可以提供第二驱动电压(例如，0.5*Vdrv)。

如先前所讨论的，对上升沿和下降沿的强调在码元的中途被释放，因为否则该强调将妨碍对应的发射机输出信号至另一电压电平的后续转变。发射机600由此被配置成在码元的历时内提供这些“未经强调”电压电平(常规VOH、VM和VOL电平)。为此，发射机600包括与上拉电阻器R_up串联的NMOS上拉晶体管605。上拉晶体管605的源极耦合至上拉电阻器R_up，而其漏极通过LDO1充电至电源电压Vdrv。上拉电阻器R_up耦合至输出节点610以用于提供发射机输出信号。上拉信号PU(关于图1所讨论的信号PU1、PU2和PU3中的对应一者)驱动上拉晶体管605的栅极。上拉电阻器R_up的电阻以及接收发射机输出信号的接收机(未解说)的输入电阻形成分压器，该分压器在上拉信号PU被断言时将来自LDO1的电源电压Vdrv分压以将输出节点610充电至VOH。类似的下拉NMOS晶体管615和下拉电阻器R_dn耦合在输出节点610与地之间。下拉信号PD(关于图1所讨论的信号PD1、PD2和PD3中的对应一者)驱动下拉晶体管615的栅极，以使得输出节点610在下拉信号PU的断言之际被放电至VOL。

为了产生中间电平电压VM，NMOS中间电平晶体管620和中间电平电阻器R_mid的串联组合耦合在第二LDO(LDO2)的电源节点与输出节点610之间。中间电平信号PM(信号PM1、PM2和PM3中的对应一者)驱动中间电平晶体管620的栅极，以使得输出节点610在中间电平信号PM的断言之际被充电至VM(在没有智能均衡的情况下)。

为了启用其中发射机输出信号从VM转变至VOH_EQ1的经强调上升沿465(图4)，发射机600包括与经强调上拉电阻器R_eup串联的NMOS经强调上拉晶体管625，经强调上拉电阻器R_eup耦合到输出节点610。LDO1用电源电压Vdrv驱动经强调上拉晶体管625的漏极。经强调上拉信号EPU1驱动晶体管625的栅极。经强调上拉电阻器R_eup的电阻小于上拉电阻器R_up的电阻，以使得在PU和EPU1两者均被断言时，输出节点610被充电至VOH_EQ1。这种强调随后可以在码元的中途被释放，以使得仅上拉晶体管605在该码元的历时内保持导通以允许发射机输出信号下降至VOH。

在从VM至VOL的转变中的经强调下降沿(诸如图4的下降沿450)期间，下拉信号PD与经强调下拉信号EPD1的断言相结合地被断言，经强调下拉信号EPD1驱动与经强调下拉电阻器R_edn串联的NMOS经强调下拉晶体管640的栅极，经强调下拉电阻器R_edn耦合至输出节点610。下拉电阻器R_dn和经强调下拉电阻器R_edn随后被并联耦合至输出节点610以产生小于下拉电阻器R_dn的电阻的电阻。输出节点610随后被放电至VOL_EQ2。在当前码元中的某一点(诸如中间点)处，经强调下拉信号EPD1被释放(解除断言)以使得输出节点610恢复至VOL。

为了强调发射机输出信号从VOL至VM的转变中的上升沿(诸如关于图4的上升沿440所讨论的)，控制信号EPM1被断言以由NMOS晶体管630、电阻器R_emid_up1、电阻器R_emid_dn1和NMOS晶体管635的串联组合形成分压器。晶体管630和电阻器R_emid_up1耦合在来自LDO1的电源节点与输出节点610之间。类似地，晶体管635和电阻器R_emid_dn1耦合在电源节点610与地之间。控制信号EPM1驱动晶体管630和635的栅极以将电源节点Vdrv分压成增大的中间电平电压Vem1。包括晶体管对650和644、电阻器R_emid_up2和电阻器R_emid_dn2的类似分压器响应于控制信号EMP2的断言而在输出节点610处产生减小的中间电平电压Vem2。

无论发射机105、110和115的具体电路实现如何，图7中示出了示例发射机输出信号电压电平。电压VOH、VM和VOL是传统(无均衡)电压电平。这些电压电平中的每一者可被强调或弱化。VOH由此可被强调成VOH_EQ1。类似地，VM可被强调成Vem1，而VOL可被强调成VOL_EQ2。类似地，VOH可被弱化成VOH_EQ2，VM可被弱化成Vem2，而VOL被弱化成VOL_EQ1。

现在将关于图8讨论具有智能均衡的三发射机系统的操作方法。该方法包括动作800，将输入数据信号编码成与连贯多相码元中的当前码元相对应的当前命令。编码器135将输入数据流编码成对应于各个多相码元的命令(例如，PU1、PD1、PM1等)是动作800的示例。该方法进一步包括动作805，将当前命令与在连贯多相码元中的先前码元期间来自三个发射机中的每一者的输出信号的先前状态进行比较以检测当前命令在何时命令这些发射机中的中间电平发射机将其输出信号从高电平转变成中间电平并且命令这些发射机中的低电平发射机将其输出信号从中间电平转变成低电平。逻辑电路140使用存储器145中所存储的先前状态来检测输出信号A和B的转变(如关于图2A所讨论的)的检测是动作805的示例。最后，该方法包括动作810，响应于对中间电平发射机和低电平发射机的检测，迫使中间电平发射机在连贯多相码元的当前码元的初始部分期间将其输出信号改为转变成减小的中间电平，同时迫使低电平发射机将其输出信号改为转变为增大的低电平，其中高电平大于中间电平，中间电平大于减小的中间电平，减小的中间电平大于增大的低电平，而增大的低电平大于低电平。来自逻辑电路140的命令迫使发射机105强调其输出信号A中的下降沿以及迫使发射机110弱化其输出信号B中的下降沿(如关于图2B在从第一(多相)码元至第二多相码元的转变期间所讨论的)是动作810的示例。

因此，将领会可在本公开的设备的材料、装置、配置和使用方法中以及对其作出许多修改、替换及变型，而不脱离其精神和范围。有鉴于此，本公开的范围不应当被限定于本文所解说和描述的特定实施例(因为其仅是作为本公开的一些示例)，而应当与所附权利要求及其功能等同方案完全相当。