eDP接口驱动方法与FPGA主控芯片与流程

本发明涉及电子信息技术领域，更具体的说，涉及edp接口驱动方法与fpga主控芯片。

背景技术：

随着科学技术的发展，电子设备显示屏的分辨率越来越高，使得传统的低电压差分信号lvds接口越来越难以满足其需求，使得基于displayport架构和协议的嵌入式显示接口edp应运而生。edp(embeddeddisplayport，嵌入式显示接口)是一种基于displayport架构和协议的一种全数字化接口，可以用较简单的连接器以及较少的引脚来传递高分辨率信号，且能够实现多数据同时传输，故传输速率远高于lvds(lowvoltagedifferentialsignal，低电压差分信号传输)接口。

现有的edp接口驱动方案，主要包括两种：一是通过x86主板直接驱动edp接口；二是借助专用的edp接口驱动芯片来间接驱动edp接口。但是，方案一仅适用于基于x86架构的产品，其适用场景固定且单一，不能很好地满足非x86架构的edp接口驱动需求；方案二采用的专用edp接口驱动芯片的质量较差，而且与主控芯片联合驱动edp接口的设计复杂度较高，难以保证edp接口驱动的稳定性。可见，现有的edp接口驱动方案，要么普适性较差，要么设计复杂且稳定性较较差，均不能很好地满足edp接口驱动的需要。

因此，目前迫切需要一种设计简单、稳定性更强，且具有较高普适性的edp接口驱动方案。

技术实现要素：

有鉴于此，本发明提供了一种edp接口驱动方法及装置，以解决现有的edp接口驱动方案，要么普适性较差，要么设计复杂且稳定性较差，均无法很好地满足目前edp接口驱动的需要的技术问题。

为实现上述目的，本发明提供如下技术方案：

一种edp接口驱动方法，应用于fpga主控芯片，所述fpga主控芯片与edp屏相连接；所述fpga主控芯片上集成有edp接口驱动模块；所述edp接口驱动模块包括：edp配置模块与edp发送模块；所述方法包括：

获取视频源数据与所述edp屏的屏参数；所述视频源数据至少包括视频源参数；

利用所述edp配置模块，根据所述屏参数与所述视频源参数，对所述fpga主控芯片的显示接口知识产权核dpipcore进行配置；

利用所述edp发送模块，通过配置好的所述dpipcore，对所述edp屏进行驱动。

优选的，所述屏参数的获取过程包括：

利用所述edp配置模块，对所述dpipcore进行初始化训练配置，并启动所述dpipcore的初始化训练；

在所述dpipcore的初始化训练完成之后，利用所述dpipcore获取所述edp屏的屏参数。

优选的，所述利用所述edp配置模块，根据所述屏参数与所述视频源参数，对所述fpga主控芯片的显示接口知识产权核dpipcore进行配置包括：

利用所述edp配置模块，根据所述屏参数，对所述dpipcore进行时钟训练配置，并启动所述dpipcore的时钟训练；

利用所述edp配置模块，在所述dpipcore的时钟训练完成之后，根据所述屏参数，对所述dpipcore进行通道训练配置，并启动所述dpipcore的通道训练；

利用所述edp配置模块，在所述dpipcore的通道训练完成之后，根据所述视频源参数，对所述dpipcore进行视频信息配置。

优选的，所述fpga主控芯片上还集成有状态监控模块；所述状态监控模块与上位机相连接；所述方法还包括：

利用所述状态监控模块，获取所述edp接口驱动模块的实时状态信息；

利用所述状态监控模块，将所述edp接口驱动模块的实时状态信息上传至所述上位机。

优选的，所述fpga主控芯片上还集成有信号接收模块与信号转换模块；所述视频源数据还包括视频数据；所述视频数据的获取过程包括：

利用所述信号接收模块，接收lvds视频数据；

利用所述信号转换模块，将所述lvds视频数据转换为rgb数据；

利用所述edp接口驱动模块获取所述rgb数据。

优选的，所述fpga主控芯片上还集成有色温伽马校正模块与抖动算法模块；在所述利用所述信号转换模块，将所述lvds视频数据转换为rgb数据之后，所述方法还包括：

利用所述色温伽马校正模块对所述rgb数据进行校正，得到校正后的rgb数据；

利用所述抖动算法模块对所述校正后的rgb数据进行抖动处理，得到处理后的rbg数据；

相应的，所述利用所述edp接口驱动模块获取所述rgb数据包括：利用所述edp接口驱动模块获取所述处理后的rbg数据。

一种fpga主控芯片，其特征在于，所述fpga主控芯片与edp屏相连接，并用于获取视频源数据与所述edp屏的屏参数，其中，所述视频源数据至少包括视频源参数；所述fpga主控芯片包括：edp接口驱动模块；

所述edp接口驱动模块，集成在所述fpga主控芯片上；所述edp接口驱动模块包括：edp配置模块与edp发送模块；

所述edp配置模块，用于根据所述fpga主控芯片获取的所述屏参数与所述视频源参数，对所述fpga主控芯片的dpipcore进行配置；

所述edp发送模块，与所述所述edp配置模块相连接，并用于通过配置好的所述dpipcore，对所述edp屏进行驱动。

优选的，所述edp配置模块包括：

初始化训练模块，用于对所述dpipcore进行初始化训练配置，并启动所述dpipcore的初始化训练；

屏参数获取模块，用于在所述dpipcore的初始化训练完成之后，利用所述dpipcore获取所述edp屏的屏参数。

优选的，所述edp配置模块包括：

时钟训练模块，用于根据所述屏参数，对所述dpipcore进行时钟训练配置，并启动所述dpipcore的时钟训练；

通道训练模块，用于在所述dpipcore的时钟训练完成之后，根据所述屏参数，对所述dpipcore进行通道训练配置，并启动所述dpipcore的通道训练；

点屏配置模块，用于在所述dpipcore的通道训练完成之后，根据所述视频源参数，对所述dpipcore进行视频信息配置。

优选的，所述fpga主控芯片上还集成有状态监控模块；所述状态监控模块与上位机相连接；所述状态监控模块包括：

状态获取模块，用于获取所述edp接口驱动模块的实时状态信息；

状态上传模块，用于将所述edp接口驱动模块的实时状态信息上传至所述上位机。

优选的，所述fpga主控芯片上还集成有信号接收模块与信号转换模块；

所述信号接收模块，用于接收lvds视频数据；

所述信号转换模块，用于将所述lvds视频数据转换为rgb数据；

所述edp接口驱动模块，用于获取所述rgb数据。

优选的，所述fpga主控芯片上还集成有色温伽马校正模块与抖动算法模块；

所述色温伽马校正模块，用于在所述信号转换模块将所述lvds视频数据转换为rgb数据之后，对所述rgb数据进行校正，得到校正后的rgb数据；

所述抖动算法模块，用于对所述校正后的rgb数据进行抖动处理，得到处理后的rbg数据；

所述edp接口驱动模块，用于获取所述处理后的rbg数据。

从上述的技术方案可以看出，本发明提供的edp接口驱动方法与fpga主控芯片，在所述fpga主控芯片上集成有edp接口驱动模块，采用fpga主控芯片来直接驱动edp接口，而不必采用专用的edp接口驱动芯片来与主控芯片进行联合驱动，也无须依赖于x86架构，从而简化了设计，降低了成本，提高了方案的普适性；并且，dpipcore是在fpga中嵌入的硬核，凭借其高质量可以有效保证edp接口驱动的稳定性；而且，edp接口驱动模块的edp配置模块，根据fpga主控芯片自动获取的屏参数，对dpipcore进行自动化配置，能够支持不同edp屏的智能适配与智能驱动，从而提高了edp接口的驱动效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例一提供的edp接口驱动方法的流程图；

图2为本发明实施例二提供的edp接口驱动方法的流程图；

图3为本发明实施例三提供的edp接口驱动方法的流程图；

图4为本发明实施例四提供的fpga主控芯片的结构示意图；

图5为本发明实施例五提供的fpga主控芯片的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供的edp接口驱动方法，应用于fpga主控芯片，所述fpga主控芯片与edp屏相连接；所述fpga主控芯片上集成有edp接口驱动模块(edp_tx_top模块)；所述edp接口驱动模块包括：edp配置模块(edp_tx_cfg模块)与edp发送模块(edp_tx模块)。

实施例一

请参阅图1，图1为本发明实施例一提供的edp接口驱动方法的流程图。

如图1所示，所述方法包括：

s101：获取视频源数据与所述edp屏的屏参数。

所述视频源数据至少包括视频源参数，当然也可以包括视频数据。

fpga主控芯片获取到视频数据后，可以对该视频数据进行数据格式转换、数据缓存和算法实现等处理。并且，fpga主控芯片通过与edp屏之间的通信连接，可以获取到该edp屏的屏参数。

一示例中，fpga主控芯片通过配置aux通道寄存器，能够使fpga的dpipcore(displayportintellectualpropertycore，显示接口知识产权核)与edp屏之间进行正常通信，从而自动获取到该edp屏的屏参数。

也就是说，fpag主控芯片能够自动获取到不同edp屏的屏参数，而无需手动将相关屏参数配置到fpag主控芯片中。

s102：利用所述edp配置模块，根据所述屏参数与所述视频源参数，对所述fpga主控芯片的dpipcore进行配置。

edp配置模块主要用于对fpga的dpipcore进行自动化配置。例如，对dpipcore进行初始化训练配置、时钟训练配置、通道训练配置、视频信息配置以及相应状态的读取等。

edp配置模块依据的屏参数不同和/或视频源不同，对dpipcore进行的配置也不同。也就是说，对于不同的edp屏，edp配置模块能够根据不同的屏参数对fpga的dpipcore进行不同的配置，从而实现针对不同edp屏的智能适配与智能驱动。

其中，不同的edp屏，可以是指屏的链路带宽、屏的通道数、屏的电压摆幅和预加重值配置中的至少一项屏参数不同，也可以是指屏的其他参数有所不同。

s103：利用所述edp发送模块，通过配置好的所述dpipcore，对所述edp屏进行驱动。

一示例中，所述dpipcore预置在所述edp发送模块中，所述edp发送模块例化了dpipcore。

本实施例提供的edp接口驱动方法，应用于fpga主控芯片，在所述fpga主控芯片上集成有edp接口驱动模块，采用fpga主控芯片来直接驱动edp接口，而不必采用专用的edp接口驱动芯片来与主控芯片进行联合驱动，也并不依赖于x86架构，从而简化了设计，降低了成本，提高了方案的普适性；而且，dpipcore是在fpga中嵌入的硬核，凭借其高质量可以有效保证edp接口驱动的稳定性；其中，edp接口驱动模块的edp配置模块，根据fpga主控芯片自动获取的屏参数，对dpipcore进行自动化配置，从而能够支持不同edp屏的智能适配与智能驱动，提高了edp接口驱动效果，更好地满足了edp接口驱动需求。

实施例二

请参阅图2，图2为本发明实施例二提供的edp接口驱动方法的流程图。

如图2所示，所述方法包括：

s201：获取视频源数据。

所述视频源数据至少包括视频源参数与视频数据。

s202：利用所述edp配置模块，对所述dpipcore进行初始化训练配置，并启动所述dpipcore的初始化训练。

其中，dpipcore的初始化训练是dpipcore必须经历的过程，初始化训练过程主要可包括：

a1、对dpipcore的phy(物理层接口)进行复位，即将phy_reset寄存器(phy复位寄存器)置1；

a2、关闭dpipcore的transmitter信号，将transmitter_enable寄存器(transmitter信号使能寄存器)置0；

a3、设置dpipcore的aux通信速率，配置aux_clock_divider寄存器(aux时钟分频寄存器)；

其中，可根据vesa(videoelectronicsstandardsassociation，视频电子标准协会)标准的dp协议中的aux通信速率要求，计算出aux_clock_divider寄存器所需配置的值，并将该值写入到aux_clock_divider寄存器中。

a4、停止dpipcore的phy复位，将phy_reset寄存器置0；

a5、查看dpipcore的phy状态，可读phy_status(phy状态)寄存器，若phy状态表示训练完成，则执行步骤a6；否则，执行步骤a1；

a6、打开dpipcore的transmitter信号，将transmitter_enable寄存器置1。

在步骤a6完成后，dpipcore初始化训练完成，dpipcore开始正常工作。

s203：在所述dpipcore的初始化训练完成之后，利用所述dpipcore获取所述edp屏的屏参数。

fpga的dpipcore开始正常工作后，便能够与edp屏进行正常通信，在dpipcore的用户接口进行读写控制，可自动获取到edp屏的屏参数。具体地，可通过所述dpipcore的aux通道，读取edp屏的寄存器来获取edp屏的屏参数。

s204：利用所述edp配置模块，根据所述屏参数，对所述dpipcore进行时钟训练配置，并启动所述dpipcore的时钟训练。

由于dpipcore和edp屏之间并没有时钟通道，所以只能将时钟信息嵌入在采样数据中。时钟训练的目的就是通过发送特定的码，使edp屏能正常地恢复出采样数据的时钟信息。其中，时钟训练过程主要可包括：

b1、读取edp屏的lane_count(通道数)参数和line_bw(数据链路带宽)参数；

b2、根据读到的lane_count参数与line_bw参数，配置dpipcore的lane_count寄存器和line_bw寄存器；

b3、根据line_bw参数配置dpipcore的phy_clock寄存器(phy时钟寄存器)；

b4、配置edp屏训练寄存器，启动edp屏端的时钟训练；

b5、配置dpipcore训练寄存器，启动dpipcore的时钟训练；

b6、读dpipcore的时钟训练状态寄存器，若时钟训练状态表示时钟训练成功，则结束时钟训练；否则，执行步骤b7；

b7、调整电压摆幅和预加重。通过读edp屏的相关寄存器，获取edp屏的电压摆幅值和预加重值，并将该值配置到dpipcore的电压摆幅寄存器和预加重寄存器中，并再次执行时钟训练过程，通过不断调整，直到时钟训练成功。

s205：利用所述edp配置模块，在所述dpipcore的时钟训练完成之后，根据所述屏参数，对所述dpipcore进行通道训练配置，并启动所述dpipcore的通道训练。

通道训练的作用是要找到采样数据的起点，保证采样数据的正确性。其中，通道训练过程主要可包括：

c1、配置edp屏通道训练寄存器，启动edp屏端的通道训练。

c2、配置dpipcore通道训练寄存器，启动dpipcore的通道训练；

c3、读dpipcore的通道训练状态寄存器，如果通道训练状态寄存器表示通道训练成功，通道训练结束；否则，执行步骤c4；

c4、调整电压摆幅和预加重。通过读edp屏的相关寄存器，获取edp屏的电压摆幅值和预加重值，并将该值配置到dpipcore的电压摆幅寄存器和预加重寄存器中，并再次执行通道训练过程，通过不断调整，直到通道训练成功。

s206：利用所述edp配置模块，在所述dpipcore的通道训练完成之后，根据所述视频源参数，对所述dpipcore进行视频信息配置。

其中，视频源参数可包括：

场总宽度、场有效宽度、场同步宽度，场后肩宽度与场前肩宽度。其中，以行数为单位，场总宽度＝场有效宽度+场同步宽度+场后肩宽度+场前肩宽度。

行总宽度，行有效宽度，行同步宽度，行后肩宽度与行前肩宽度。其中，以时钟个数为单位，行总宽度＝行有效宽度+行同步宽度+行后肩宽度+行前肩宽度。

其中，视频源带宽＝视频时钟频率×bpp，bpp为每个像素的bit数。

根据上述视频源信息，可分别对dpipcore的场总宽度寄存器，场有效宽度寄存器，场同步宽度寄存器，场后肩宽度寄存器，行总宽度寄存器，行有效宽度寄存器，行同步宽度寄存器，行后肩宽度寄存器进行相应配置。

s207：利用所述edp发送模块，通过配置好的所述dpipcore，对所述edp屏进行驱动。

edp发送模块通过配置好的所述dpipcore，输出edp接口信息，驱动edp屏。

本实施例提供的edp接口驱动方法，利用所述edp配置模块，对fpga的dpipcore进行初始化训练配置，在获取到视频源参数与edp屏的屏参数之后，根据获取到的屏参数，对dpipcore进行时钟训练与通道训练，根据获取到的视频源参数对dpipcore进行视频信息配置，最后利用所述edp发送模块，通过配置好的所述dpipcore，对所述edp屏进行驱动，实现了对不同edp屏的屏参数的自动获取，从而能够支持不同edp屏的智能适配与智能驱动，提高了edp接口驱动效果，进一步满足了edp接口驱动需求。

实施例三

请参阅图3，图3为本发明实施例三提供的edp接口驱动方法的流程图。

本实施例中，fpga主控芯片的输入接口为lvds接口，相应的，fpga主控芯片上还集成有：信号接收模块(lvds_rx模块)与信号转换模块(lvds_rgb模块)。

如图3所示，所述方法包括：

s301：利用所述信号接收模块，接收lvds视频数据。

信号接收模块调用fpga的lvdsipcore，根据lvds接口时序，对lvdsipcore进行配置，实现lvds信号的正确接收。具体地，可以将lvdsip选择为接收类型，并根据jeida标准进行配置。

s302：利用所述信号转换模块，将所述lvds视频数据转换为rgb数据。

信号转换模块根据lvds接口时序，将lvds接口传输的视频数据转换成rgb格式。

s303：利用所述edp接口驱动模块获取所述rgb数据。

一示例中，所述fpga主控芯片上还可集成有：色温伽马校正模块(col_tem_revise模块)与抖动算法模块(dither9to6模块)。相应的，在步骤s302之后，所述方法还可包括：

d1、利用所述色温伽马校正模块对所述rgb数据进行校正，得到校正后的rgb数据。

其中，色温伽马校正模块预先将色温伽马校正参数表存储在本地ram中，由此对输入的rgb数据进行校正，输出校正后的rgb数据。

d2、利用所述抖动算法模块对所述校正后的rgb数据进行抖动处理，得到处理后的rbg数据。

其中，由dither9to6模块来实现抖动算法，气抖动算法的目的是在6bits色深的edp屏上，实现8bits色深的显示效果。

相应的，步骤s303具体包括：利用所述edp接口驱动模块获取所述处理后的rbg数据。

s304：获取所述edp屏的屏参数与视频源参数；

s305：利用所述edp配置模块，根据所述屏参数与所述视频源参数，对所述fpga主控芯片的dpipcore进行配置；

s306：利用所述edp发送模块，通过配置好的所述dpipcore，对所述edp屏进行驱动。

其中，步骤s304～s306的具体实施过程可参见前述实施例中的步骤s101～s103或步骤s203～s207的具体内容，在此不再赘述。

一示例中，所述fpga主控芯片上还集成有：状态监控模块(edp_mnt模块)；所述状态监控模块与上位机相连接。相应的，所述方法还包括：

e1、利用所述状态监控模块，获取所述edp接口驱动模块的实时状态信息。

e2、利用所述状态监控模块，将所述edp接口驱动模块的实时状态信息上传至所述上位机。

利用所述状态监控模块，也可以获取到信号接收模块、信号转换模块、色温伽马校正模块与抖动算法模块等各模块的实时状态信息，并将其上传至所述上位机。

其中，状态监控模块与上位机之间可通过spi(serialperipheralinterface，串行外设接口)总线相连接，上位机通过spi总线，可获取到以上模块的相关状态，并给出相应的操作指令，比如，当由于外界干扰等因素导致某项训练失败，且最终导致edp屏不亮时，上位机查询到该训练失败的状态信息后，可向fpga重新下发训练命令，去点亮edp屏。可见，状态监控模块能够使edp接口驱动方案更加稳定。

一示例中，fpga主控芯片除了具有edp视频信号通道与aux通道外，还可以包括屏热插拔检测信号通道。

本实施例提供的edp接口驱动方法，利用信号接收模块接收lvds视频数据，利用信号转换模块将所述lvds视频数据转换为rgb数据，再利用色温伽马校正模块对rgb数据进行校正，利用抖动算法模块对校正后的rgb数据进行抖动处理，利用edp接口驱动模块获取处理后的rbg数据，然后利用edp配置模块，根据屏参数与视频源参数，对fpga的dpipcore进行配置，利用edp发送模块，通过配置好的所述dpipcore，对所述edp屏进行驱动，不仅能够支持不同edp屏的智能适配与驱动，而且能够使得6bits色深的edp屏达到8bits色深的效果。

本发明实施例还提供了fpga主控芯片，所述fpga主控芯片可用于实施本发明实施例提供的edp接口驱动方法，下文描述的fpga主控芯片的技术内容，可与上文描述的edp接口驱动方法的技术内容与相互对应参照。

实施例四

请参阅图4，图4为本发明实施例四提供的fpga主控芯片的结构示意图。

如图4所示，所述fpga主控芯片10与edp屏20相连接，并用于获取视频源数据与所述edp屏20的屏参数，其中，所述视频源数据至少包括视频源参数；所述fpga主控芯片包括：edp接口驱动模块110；

所述edp接口驱动模块110，集成在所述fpga主控芯片上10；所述edp接口驱动模块110包括：edp配置模块111与edp发送模块112；

所述edp配置模块111，用于根据所述fpga主控芯片10获取的所述屏参数与所述视频源参数，对所述fpga主控芯片10的dpipcore进行配置；

所述edp发送模块112，，与所述所述edp配置模块111相连接，并用于通过配置好的所述dpipcore，对所述edp屏20进行驱动。

本实施例提供的fpga主控芯片，集成有edp接口驱动模块，采用fpga主控芯片来直接驱动edp接口，而不必采用专用的edp接口驱动芯片来与主控芯片进行联合驱动，也并不依赖于x86架构，从而简化了设计，降低了成本，提高了方案的普适性；而且，dpipcore是在fpga中嵌入的硬核，凭借其高质量可以有效保证edp接口驱动的稳定性；其中，edp接口驱动模块的edp配置模块，根据fpga主控芯片自动获取的屏参数，对dpipcore进行自动化配置，从而能够支持不同edp屏的智能适配与智能驱动，提高了edp接口驱动效果，更好地满足了edp接口驱动需求。

实施例五

请参阅图5，图5为本发明实施例五提供的fpga主控芯片的种结构示意图。

如图5所示，本实施例的fpga主控芯片10，除了集成有前述的edp接口驱动模块110外，还集成有信号接收模块120、信号转换模块130、色温伽马校正模块140、抖动算法模块150与状态监控模块160。

其中，所述edp配置模块111可包括：

初始化训练模块，用于对所述dpipcore进行初始化训练配置，并启动所述dpipcore的初始化训练。

屏参数获取模块，用于在所述dpipcore的初始化训练完成之后，利用所述dpipcore获取所述edp屏的屏参数。

时钟训练模块，用于根据所述屏参数，对所述dpipcore进行时钟训练配置，并启动所述dpipcore的时钟训练。

通道训练模块，用于在所述dpipcore的时钟训练完成之后，根据所述屏参数，对所述dpipcore进行通道训练配置，并启动所述dpipcore的通道训练。

点屏配置模块，用于在所述dpipcore的通道训练完成之后，根据所述视频源参数，对所述dpipcore进行视频信息配置。

一示例中，所述状态监控模块160与上位机30相连接；所述状态监控模块160可包括：

状态获取模块，用于获取所述edp接口驱动模块110的实时状态信息；

状态上传模块，用于将所述edp接口驱动模块110的实时状态信息上传至所述上位机30。

一示例中，所述信号接收模块120与视频源40相连接；所述信号接收模块120，用于接收视频源40发送的lvds视频数据。

所述信号转换模块130，用于将所述lvds视频数据转换为rgb数据。

相应的，所述edp接口驱动模块110，用于获取所述rgb数据。

一示例中，所述色温伽马校正模块140，用于在所述信号转换模块将所述lvds视频数据转换为rgb数据之后，对所述rgb数据进行校正，得到校正后的rgb数据。

所述抖动算法模块150，用于对所述校正后的rgb数据进行抖动处理，得到处理后的rbg数据。

该示例中，所述edp接口驱动模块110，具体用于获取所述处理后的rbg数据。

本实施例提供的fpga主控芯片，利用所述edp配置模块，对fpga的dpipcore进行初始化训练配置，在获取到视频源参数与edp屏的屏参数之后，根据获取到的屏参数，对dpipcore进行时钟训练与通道训练，根据获取到的视频源参数对dpipcore进行视频信息配置，最后利用所述edp发送模块，通过配置好的所述dpipcore，对所述edp屏进行驱动，实现了对不同edp屏的屏参数的自动获取，从而能够支持不同edp屏的智能适配与驱动，提高了edp接口驱动效果，进一步满足了edp接口驱动需求。

而且，利用信号接收模块接收lvds视频数据，利用信号转换模块将所述lvds视频数据转换为rgb数据，再利用色温伽马校正模块对rgb数据进行校正，利用抖动算法模块对校正后的rgb数据进行抖动处理，利用edp接口驱动模块获取处理后的rbg数据，然后利用edp配置模块，根据屏参数与视频源参数，对fpga的dpipcore进行配置，利用edp发送模块，通过配置好的所述dpipcore，对所述edp屏进行驱动，不仅能够支持不同edp屏的智能适配与驱动，而且能够使得6bits色深的edp屏达到8bits色深的效果。

最后，还需要说明的是，在本文中，诸如第一和第一等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式来实现。基于这样的理解，本申请的技术方案对背景技术做出贡献的全部或者部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如rom/ram、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例或者实施例的某些部分所述的方法。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本申请的限制。