一种高速1553B总线信号解码器设计方法与流程

文档序号:16848036发布日期:2019-02-12 22:29阅读:888来源:国知局
一种高速1553B总线信号解码器设计方法与流程

本发明属于信息处理技术领域,具体涉及一种高速1553b总线信号解码器设计方法。



背景技术:

近年来,随着航空航天综合电子系统性能需求的不断提高,原有1mbps1553b总线已很难满足要求,国际上掀起了高速1553总线研究的高潮,其目的是在现有的物理传输介质不变的情况下,突破1553b总线1mbps的总线传输速率,研发支持高速1553b系列产品。

随着1553b总线速率的提升,带来了1553b总线信号完整性的问题,具体表现为信号反射、耗散和噪声导致的接收端波形畸变,从而引起通讯错误。如何在高速1553b总线信号接收过程中有效甄别正确信号,将引入的信号反射、耗散和噪声导致的波形畸变规避,是高速1553总线信号处理中必须面对的问题。



技术实现要素:

本发明是为了解决高速1553b总线信号反射、耗散和噪声导致的接收端波形畸变问题,提出的一种高速1553b总线信号解码器设计方法,该方法可以将通过1553b线缆传输后的出现波形畸变的10mbps1553b总线信号进行正确识别,实现对10mbps1553总线信号的有效解析。

为达到上述目的,本发明采用如下技术方案:

一种高速1553b总线信号解码器设计方法,包括以下步骤:

步骤1:解码器对接收的高速1553b正负端信号进行毛刺滤波得到解码信号;

步骤2:解码器根据曼彻斯特编码方式对解码信号进行划分,将解码信号状态分成初始态、同步头识别态、位识别态、位识别循环态、校验位识别态、非法态和结束态。

进一步地,步骤1中毛刺滤波具体为:采用高速时钟进行波形采样,连续采样三次,采样三次的结果取两次一样的或三次都一样的值进行输出,对于数字信号,只会存在逻辑‘1’或逻辑‘0’两种情况,不会存在采样三次都不一样的情况,因此经过该处理,可将波形上宽度为一个高速时钟周期的毛刺信号滤除,输出的正负端信号即为经过毛刺滤波后的解码信号。

进一步地,步骤2中解码器开始处于初始态,当在解码信号上识别到有效的同步头后,进入同步头识别态,同步头识别完后进入位识别态,识别一位数据后进入位识别循环态,从位识别循环态再次进入位识别态,如此反复并计数,当计数到16次后,进入校验位识别态,校验位识别结束后进入结束态,结束态后再次进入初始态,等待下一个同步头识别态,整个识别过程中如果出现不符合曼彻斯特编码格式要求的情况,则进入非法态,进入非法态后,对不符合曼彻斯特编码格式要求的类型进行标识,标识后进入初始化态,再次等待下一个同步头识别态,如此反复。

进一步地,步骤2中各个状态的识别过程如下:

所述初始态为解码器复位及复位后进入的状态,此状态下开始对总线上的信号进行识别,具体对解码信号正负端均进行识别,当正端或负端出现上升沿时计数器a清零,否则计数器a计时,当计数器a连续计时2个1.5位时,则进入同步头识别态,同步头识别根据前面计数器a连续计时是正端先高后低还是先低后高,给出同步头类别后进入位识别态,同时开始计数器b计数循环;当判断计数器b计到1位时长时清零开始下一个计数循环,根据计数器b计时1位时长时进入位识别循环态,在位识别循环态计数器c加1并判断计数器c是否到达16,如果到达则从位识别循环态进入校验位识别态,否则从位识别循环态再次进入位识别态,如此循环;在校验位识别态下当计时到1位时长时,判断接收位是否为奇校验位,是奇校验则进入结束态,不是奇校验则给出校验位错误并进入非法态;非法态后再次进入初始态;在初始态等待下一组信号解码识别,下一组信号解码识别同样重复上述状态识别过程,如此循环。

进一步地,同步头识别根据前面计数器a连续计时是正端先高后低还是先低后高,给出同步头类别,具体是:正端先低后高则为数据字同步头,正端先高后低则为命令字/状态字同步头。

进一步地,在位计时中,每位计时100ns,采样时钟为120mhz。

进一步地,在位识别时,对每一位的四分之一和四分之三均采样,四分之一和四分之三处不相等则符合编码规范要求,否则报编码格式错误。

与现有技术相比,本发明具有以下有益的技术效果:

本发明所涉及高速1553b总线信号解码方法,通过对总线上接收的已经畸变的并出现毛刺的10mbps1553总线信号进行去毛刺滤波,根据高速1553b总线信号的特征采用状态机识别方法,并根据时长在总线信号的每一位的四分之一和四分之三处进行采样识别,可以对经过传输已经出现畸变的10mbps1553b总线波形进行正确识别,提升了10mbps1553b总线产品的传输可靠性,已在10mbps1553b总线产品中得到成功应用,效果显著。

附图说明

图1为高速1553b总线信号解码器状态机转换图;

图2为高速1553b总线信号解码器状态与内部计数器时序关系图。

具体实施方式

下面对本发明作进一步详细描述:

本发明的高速1553b总线信号解码器设计方法(简称解码器),包括如下步骤:

第(1)步,解码器对接收的高速1553b正负端信号进行毛刺滤波,具体方法为采用高速时钟进行采样,连续采样三次取两次一样的值进行输出,此输出后的正负端信号即为毛刺滤波后的信号(后续简称解码信号),可以滤掉采样时钟周期宽度的毛刺;

第(2)步,解码器通过对高速1553b信号根据曼彻斯特编码方式进行划分,将解码信号状态分成初始态、同步头识别态、位识别态、位识别循环态、校验位识别态、非法态和结束态。解码器开始一直处于初始态,当在解码信号上识别到有效的同步头后,进入同步头识别态,同步头识别完后进入位识别态,识别一位数据后进入位识别循环态、从位识别循环态再次进入位识别态,如此反复并计数,当计数到16次后,进入校验位识别态,校验位识别结束后进入结束态,结束态后再次进入初始态,等待下一个同步头识别态,整个识别过程中如果出现不符合曼彻斯特编码格式要求的情况,则进入非法态,进入非法态后,对不符合曼彻斯特编码格式要求的类型进行标识,标识后进入初始化态,再次等待下一个同步头识别态,如此反复。

第(3)步,在第(2)步的基础上,具体到各状态的识别过程如下:初始态,该状态为解码器复位及复位后进入的状态,此状态下开始对总线上的信号进行识别,具体解码信号正负端均进行识别,当正端或负端出现上升沿时计数器a清零,否则计数器a计时,当计数器a连续计时2个1.5位时,则进入同步头识别态,同步头识别根据前面计数器a连续计时是正端先高后低还是先低后高,给出同步头类别(具体先低后高为数据字同步头,先高后低为命令字/状态字同步头)后进入位识别态,同时开始计数器b计数循环;位识别态,当判断计数器b计到1位时长时清零开始下一个计数循环;位识别循环态,根据计数器b计时1位时长时进入位识别循环态,在位识别循环态计数器c加1并判断计数器c是否到达16,如果到达则从位识别循环态进入校验位识别态,否则从位识别循环态再次进入位识别态,如此循环;校验位识别态,在该状态下当计时到1位时长时,判断接收位是否为奇校验位,是奇校验则进入结束态,不是奇校验则给出校验位错误并进入非法态;非法态后再次进入初始态;结束态后再次进入初始态。

在第(3)步的位计时中,每位计时100ns,符合10mbps1553b总线速率要求,具体采样时钟为120mhz,即1mbps1553b规范下12mhz模式的十陪采样,每一位计时采用对120mhz时钟进行12次采样即为100ns。在第(3)步的位识别时,对每一位的四分之一和四分之三均采样,四分之一和四分之三处不相等则符合编码规范要求,否则报编码格式错误。

下面结合附图对本发明做详细描述:

参照图1,图1中init_state(初始态)、sync_attain_state(同步头识别态)、bit_attain_state(位识别态)、bit_attain_loop(位识别循环)、pbit_check_state(同步头识别态)、exception_state(非法态)、complete_state(结束态)、1-1复位有效、1-2计数器a连续计时2个1.5位、1-3无条件、1-4计数器b计时1位、1-5位计数值小于16、1-6位识别格式错误、1-7位计数器c等于16、1-8奇校验错误、1-9奇校验正确、1-10无条件、1-11无条件,通过图1状态机将10mbps1553总线波形按格式分成不同状态,以时间不变原则进行各位计时并解析。

参照图2,图2为解码器内部状态转换和内部计数器时序关系,其中2-1时钟、2-2状态机、2-3计数器a、2-4计数器b、2-5计数器c,其中状态机转换顺序依次为初始态、同步头识别态、位识别态、位识别循环、校验位检测态、结束态,其中位识别态和位识别循环两个状态会依次轮询16次;计数器a为同步头计数,该计数器复位时清零,之后一直处于同步头计数状态,具体计数方法为当滤毛刺处理后的接收信号正端或负端出现上升沿时计数器a清零,否则计数器a计数,计数连续出现两次1.5位时长则进入同步头识别态,具体到10mbps1553b总线解码器上1.5位时长为150ns;计数器b为对每一个数据位包括交验位进行计时,该计数器在复位时和初始态时清零,同步头识别态时开始循环计时,循环计时时长为1位,具体到10mbps1553b总线解码器上为100ns;计数器c为对16个数据位个数进行计数,该计数器在复位后清零,在位识别态开始加1,位识别循环态保持,在初始态、校验位识别态、非法态及结束态清零。

经过图1、图2的设计方法,在10mbps1553b总线传输传输速率下,总线上接收到的最小波形过零稳定性为36ns(标准的最小波形过零稳定性应为50ns),而通过上述高速1553b总线信号解码方法,通过对畸变的信号进行滤波处理、状态机划分和各位的四分之一和四分之三处采样识别,10mbps1553b总线信号可以正确解析,该方法已经在10mbps1553b总线控制器产品lhb155310中得到成功应用。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1