同步传输数字阵列天线基带激励数据的方法与流程

本发明涉及测控、光纤通信和时间频率同步技术等领域的数字阵列天线daa，特别涉及数字阵列天线多通道数据光纤通信同步传输的方法。

背景技术：

随着光子学技术的发展和光纤成本的大幅度降低，光纤传输在相控阵天线中得到了广泛的应用。将光学技术引入到相控阵天线中带来了很多优点，以光纤作为传输介质重量轻、尺寸小、灵活性好、抗电磁干扰(emi)和电磁脉冲(emp)能力强、损耗小，可以解决电缆馈电带来的尺寸和重量的限制，以及导电电缆干扰发射单元辐射方向等问题。并且由于其控向角与微波频率无关而消除了天线方向性斜偏。采用光控技术用光纤与光子器件来实现相控阵天线具有诸多的优点。相控阵天线通过采用光实时延迟线延迟时间的方法有效地抵消孔径渡越时间的限制,使用光控波束形成网络实现的光控相控阵天线波束的形成与扫描,具有大的瞬时带宽、无波束斜视效应、低损耗、小尺寸、抗电磁干扰、探测距离远等一系列优点。对于大面阵天线的控制，串并混合式光纤系统比单一串行或全并行光纤系统具有许多优点。相控阵天线信号传输采用光纤通道传输信号时，需要采用适合光纤传输的编码格式。

由于传统模拟相控阵天线只能形成一个扫描波束，在多目标通信，多目标实时跟踪等应用领域有一定局限性。相控阵天线在无线信道传输时，基带信号必须通过调制才能传输。通过数字接收机调制把基带信号搬移到载波通带，既可以在一条信道上传输多路信号实现频分复用，还可以降低天线的尺寸，此外调制还能减少干扰的影响。数字基带信号经过调制通过天线发送出去而接收端则要通过解调恢复出原来的数字基带信号。随着射频集成电路技术和数字信号处理技术的迅速发展，数字阵列天线(daa)受到越来越广泛的关注和研究，相比相控阵天线而言，数字阵列天线增加了数字波束形成(dbf)单元以及数字信号处理单元，拥有一般天线系统不具备的高增益、低副瓣、多波束扫描、多目标处理、自适应波束控制等特点。数字阵列天线系统在发射状态下，通过信号处理器控制单元天线激励电流的幅度和相位，将幅相值传递给数字t/r组件，组件在波形产生时预置幅度和相位，再通过上变频、功率放大器、移相器后在空间合成将波束辐射出去；接收状态下每一路接收的回波信号经过下变频、滤波、抽取等操作得到uq支路零中频基带信号，再将基带数据送至dbf模块进行自适应波束形成和目标当前状态分析。由于数字信号在时域上是呈离散性的且都只有两种状态1和0，在短距离传送时(100米以下)可采用基带传输，当要进行远距离传输时就要采取载波传输方式了。载波传输系统把数字信号调制到载波上，再送入传输信道中。数字调制就是将携带数字基带信号的频谱搬移到频率较高的载波转变成数字频带信号，使其能够在带通信道中传输。基本的数字调制方式是用数字基带信号改变载波的幅度、频率或相位中的某个参数。但是由于数字信号的特点是时间和取值的离散性因此用数字键控的方法来实现数字调制解调。数字调制的三种基本形式是幅移键控ask、频移键控fsk和相移键控psk31，以上三种调制方式是数字调制的基础。然而这三种数字调制方式都存在一些缺点如频谱利用率低、抗多径能力差、功率谱衰减慢、带外辐射严重等。当前数字调制技术主要有两大类。第一类是连续相位调制技术主要有msk、gmsk、tfm、gtfm等。第二类是线性调制技术如bpsk、qpsk、qam等35。由于受到当时电子器件成本和工艺的限制基带信号调制到载频以及放大到射频都需要较高的线性度设计难度比较高。在基带传送系统中，通常采用多路复用技术，多路复用是将来自不同信息源的各路信息按某种方式合并为一路，通过同一信道传送给接收端，接收端再按相应方式分离出各路信号送给不同的用户。多路复用的方式有：频分复用、时分复用、码分复用、波分复用、时间压缩复用等。在数字通信中则更多地使用时分复用技术，所谓时分复用是将各路信号利用同一信道的不同时隙来进行通信，因为时分复用传输时各路信号不在同一时间上传送，不容易产生交调和互调失真，所以时分复用系统的非线性失真指标要求不高。在时分复用系统中要使用两个主要器件：一是复接器，它的功能是把几路信号按时分复用的原理合成为一个合路数字信号。另一个是分接器，它与复接器功能相反，是把合路信号还原为几个支路的数字信号。把复接器和分接器装在一起称为数字复接设备。数字复接必须解决两个问题：一个是同步，一个是复接。同步由定时系统和码速调节单元组成，定时系统的内部时钟给复接器提供时间基准信号，码速调整单元是把码速不同的各支路调整成与复接器定时信号完成同步的数字信号，复接则是完成复接任务，把各支路信号汇接成一路信号。数字基带信号都是矩形波，由于矩形波脉冲包含有丰富的谐波分量，所以在有限的信道带宽中，传输时必会产生失真，为此会引起较大的误码率。又由于每个码元所产生的谐波在时域上是相互交叠的，所以就产生了码间干扰。数字信号的载波传送与基带传送的主要区别就是增加了调制与解调的环节，是在复接器后增加了一个调制器，在分接器前增加一个解调器而数字信号只有几个离散值，这就象用数字信号去控制开关选择具有不同参量的振荡一样，为此把数字信号的调制方式称为键控。载波在数字信号1制下通或断，在信号为1的状态载波接通，此时传输信道上有载波出现；在信号为0的状态下，载波被关断，此时传输信道上无载波传送。接收端根据载波的有无还原出数字信号的1和0。载波同步、信号解调等多种运算.经正交下变频后,接收端收到的复基带信号。数字阵列天线系统的前端射频部分主要是有源相控阵天线与波束控制单元，由n个阵列天线单元、t/r组件、低噪声放大器、移相器、带限滤波器、矢量调制器、功率放大器、射频接收机、波束控制电路板等构成，主要完成射频信号收发、波束指向的控制功能。全数字阵列天线虽然波束形成灵活，但其数字处理部分处理复杂，功耗高，体积大，尤其是规模比较大的数字阵列很难将处理端和天线端集成在一起，在数字阵列接收时需要将每个通道的信号在天线前端数字化，并将数字化后的信号远距离传送到处理端进行波束合成处理；在数字阵列发送时需要将基带信号远距离传送到发送端完成信号激励发射。不管是接收还是发射为了实现天线单元间的相关叠加，通道间的数据传输必须保持同步性。

技术实现要素：

本发明的目的是针对现有技术存在的不足之处，为满足大规模数字阵列天线采样数据和基带激励数据需远距离同步传输的需求，提供一种通道相位误差小，数字处理部分处理简单，功耗小的同步传输数字阵列天线基带激励数据的方法。

本发明的上述目的可以通过以下措施来达到，同步传输数字阵列天线基带激励数据的方法，具有如下技术特征：以光纤作为采集端与接收端远距离传输媒介，采集端每个采集模块通过对应1～n个接收天线单元连接的射频前端模块接收1～n个接收天线单元的射频信号，1～n个模/数转换器adc1～adcn对射频信号进行数据采样，并通过各自的射频前端模块转换成中频信号，1～n个中频信号分别按照jesd204b协议进行数据打包并转换为电流模式逻辑cml电平电信号高速串行数据流，将cml电平电信号送往电光转换模块将其转换成光信号，转换后将携带采样数据的光信号通过光纤进行远距离传输至1～n个通道的光纤电光转换模块上，通过光纤光电转换模块将光信号恢复成电信号送往接收端现场可编程门阵列fpga1-fpgak，并完成jesd204b协议解析和数据恢复，实现数据确定性时延接收，然后通过通道校准完成数据对齐，消除掉通道间可能存在固定相位偏差，数据对齐后的采样信号同步传输至接收数据处理端fpga全链路数据同步传输同源同步时钟网络实现数据同步处理。

本发明相比于现有技术具有如下有益效果。

通道相位误差小。本发明以光纤作为采集端与接收端远距离传输媒介，在采集端采用jesd204b协议打包采集数据，并以光纤为远距离传输媒介；在接收端实现jesd204b协议解析，完成采样数据确定性时延接收，从ad到fpga再到da的全链路数据传输，能够实现64通道从模数ad到fpga再到数模da的全链路数据同步传输。在数据处理端通过多通道相位校准实现通道相位对齐并通过时间戳的方式实现fpga间数据传输对齐，消除了1～n个通道间还可能存在固定相位偏差，在2.5gsps采样速率下实现采样数据bit位对齐，ad采集端1ghz载波信号输入情况下通道间相位误差不超过。克服了信号校准过程中由于抖动、时钟不完全同步等因素造成通道间时延测量存在误差问题。

数字处理部分处理简单，功耗小。本发明采用1～n个模/数转换器adc1～adcn对射频信号进行数据采样，并通过各自的射频前端模块转换成中频信号，1～n个中频信号分别按照jesd204b协议进行数据打包并转换成信号电平为cml电平的电信号高速串行数据流，将cml电平电信号送往电光转换模块将其转换成光信号，转换后将携带采样数据的光信号通过光纤进行远距离传输至1～n个通道的光纤电光转换模块上，通过光纤光电转换模块将光信号恢复成电信号送往接收端。克服了信号传输通道长度不同以及时钟信号不同步等因素导致不同接收通道时间、相位不同，造成天线方向图畸变，解决了规模比较大的数字阵列很难将处理端和天线端集成在一起，数字处理部分处理复杂，功耗高，体积大问题。

附图说明

下面结合附图和实施例对本专利进一步说明。

图1是本发明基于光纤链路同步传输数字阵列天线基带激励数据传输原理示意图。

图2是本发明接收端、发送端全链路数据同步传输同源同步时钟网络示意图。

图3是本发明接收端接收链路同步网络同步信号拓扑图。

图4是本发明发送端发送链路同步网络同步信号拓扑图。

图5是本发明数据处理端同步信号拓扑图。

图6是本发明接收链路同步网络和发送链路同步网络中fpga间数据同步传输示意图。

图7是图6fpga间数据同步传输时序图。

下面结合附图进一步详细描述本发明的技术方案。

具体实施方式

参阅图1。根据本发明，以光纤作为采集端与接收端远距离传输媒介，采集端每个采集模块通过对应1～n个接收天线单元连接的射频前端模块接收1～n个接收天线单元的射频信号，1～n个模/数转换器adc1～adcn对射频信号进行数据采样，并通过各自的射频前端模块转换成中频信号，1～n个中频信号分别按照jesd204b协议进行数据打包并转换成信号电平为cml电平的电信号高速串行数据流，将cml电平电信号送往电光转换模块将其转换成光信号，转换后将携带采样数据的光信号通过光纤进行远距离传输至1～n个通道的光纤电光转换模块上，通过光纤光电转换模块将光信号恢复成电信号送往接收端现场可编程门阵列fpga1-fpgak，并完成jesd204b协议解析和数据恢复，实现数据确定性时延接收，然后通过通道校准完成数据对齐，消除掉通道间可能存在固定相位偏差，数据对齐后的采样信号同步传输至接收数据处理端fpga全链路数据同步传输同源同步时钟网络实现数据同步处理。

1～n个天线单元接收射频信号并通过各自的射频前端模块转换成中频信号，1～n个中频信号通过采样端送入模/数转换器adc1～adcn，将采样数据按照jesd204b协议进行数据打包并转换成高速串行数据流。此时信号电平为cml电平的电信号，不适合远距离传输，将cml电平电信号送往电光转换模块将其转换成光信号，转换后将携带采样数据的光信号通过光纤进行远距离传输。在接收端通过光电转换模块将光信号又恢复成电信号，送往接收端现场可编程门阵列fpga1～fpgak，并完成jesd204b协议解析和数据恢复，实现数据确定性时延接收。1～n个通道间还可能存在固定相位偏差，可以通过通道校准完成数据对齐。数据对齐后的采样信号需同步传输至接收数据处理端fpga实现数据同步处理。整个链路涉及高速d/a同步采集，采样数据确定性时延接收，多通道数据同步校准，数据同步传输，高速d/a数据同步恢复等。

系统同步时钟网路设计。由于系统规模比较大，采集端模块数比较多，在系统设计时需确保到每个采集模块采样钟的同源且相位相参。

接收端基于光纤的确定延时接收，对jesd204b协议解析，完成采样数据确定性时延接收，通过传输链路及时钟网络，使确定性时延在每次系统重新上电时保持不变。

接收多通道间相位校准。在数据处理端通过自适应迭代的方式可以将通道间固定时延差进行修正，实现多通道间数据相位对齐。

现场可编程门阵列]fpga间数据同步传输，数据处理端现场可编程门阵列fpga之间进行数据传输是通过在数据位中添加时间戳的方式实现输出传输对齐。

处理端基于光纤的确定延时发射，同样采用jesd204b协议打包需要发送的调制数据，在发送端进行协议解析，将解析后的数据送给数//模转换器d/a，发射端将对齐后数据送数//模转换器d/a完成信号多通道同步发射。

采集端采集模块采用jesd204b协议打包采样数据并以光纤作为采集端与接收端的传输媒介，传输距离大于50m，每根光纤的传输速率大于10gsps。利用经过延迟的时间脉冲信号调制激光器的功率进行数据传输，然后将调制后的激光信号通过光纤链路传输至接收端。

为了补偿传输过程中光纤链路所引入的相位噪声，在接收端将一部分光放大后通过光纤环行器原路返回，在发射端将返回光信号探测解调得到包含倍光纤链路相位噪声的频率信号，将传输至接收端的光信号一部分解调后，与发射端的原始信号比相，进行传输稳定度的测量，另一部分经放大后，通过光纤环形器按原路返回，用于产生补偿用的误差信号，通过比较参考频率信号vr与接收频率信号v的相对相位起伏，计算出接收信号相对于发射端参考信号的频率稳定度，即传输系统的稳定度。

为验证信号，发射同步系统将接收数据处理端的数据传输给发送数据处理端现场可编程门阵列fpga，通过发送数据处理端现场可编程门阵列fpga同时分发给发送端现场可编程门阵列fpga1～fpgak，，发送端fpga1～fpgak对需要发送的数据进行jesd204b协议打包，并转换成高速串行数据流，同步分发给电光转换模块进行电至光信号的转换，将转换后的1～n路光信号通过光纤传至激励端，并由光电转换模块转换成电信号驱动数字模拟转换器dac1～dacn，在数字模拟转换器dac端实现激励信号同步发射。

如图2所示。要实现全链路的数据同步传输需设计同源同步时钟网络。全链路数据同步传输。同源同步时钟网络包含连接收端fpga1～fpgak、发送端接收端fpga1～fpgak和处理端fpga的第一时钟分配芯片，而构成的接收链路同步网络和发送链路同步网络连接第一时钟分配芯片的pll锁相环电路，以及连接pll锁相环电路的第二时钟分配芯片、第三时钟分配芯片和连接在第二时钟分配芯片上的1～n个模/数转换器adc1～adcn和第三时钟分配芯片1～n个数/模转换器dac1～dacn。pll锁相环电路将输入系统参考时钟信号进行锁相倍频并分成三组，分别为采集端的采样时钟ad_clk和采集同步参考时钟ad_sysref、激励端的数据更新时钟da_clk和激励同步参考时钟da_sysref、接收端和fpga处理端的系统时钟device_clk和系统同步时钟sysref，三组时钟根据系统设计，频率可以相同也可以不同。其中ad_clk和ad_sysref通过1片第一时钟分配芯片或多片第一时钟分配芯片实现采样时钟的1分n，同理da_clk和da_sysref通过1片第二时钟分配芯片或多片第二时钟分配芯片实现激励时钟的1分n，device_clk和sysref通过1片第三时钟分配芯片或多片第三时钟分配芯片实现系统时钟的1分2k+1。第一时钟分配芯片将系统时钟device_clk和系统同步时钟sysref分发到接收端fpga1～fpgak、发送端接收端fpga1～fpgak和处理端fpga作为系统同源时钟完成数据处理，第二时钟分配芯片将数据更新时钟da_clk和激励同步参考时钟da_sysref分发到adc1～adcn作为同步采样时钟完成数据采样，第三时钟分配芯片将数据更新时钟da_clk和激励同步参考时钟da_sysref分发到dac1～dacn作为同步激励时钟完成信号激励。

参阅图3。采集端和激励端都采用jesd204b协议对数据进行打包传输，以实现数据传输路径的确定性时延。jesd204b协议的传输系统中链路接收方向需要向链路发送方向传递同步握手信号sync，通常该握手信号是一个由低变高的上升沿电平信号，如果有多个接收模块协同工作则需要将每个接收模块产生的握手信号相与后同时输出。相当于每个接收通道都准备好时同时将sync信号释放通知发送通道开始同步发送数据，以确保不会发生超过一个sysref时钟周期的相位模糊。

接收链路同步网络包括处理端fpga并联的接收端fpga1～fpgak及其共端连接的同步模块，以及共端连接同步模块的模/数转换器adc1～adcn。处理端fpga现场可编程门阵列将多个接收模块产生的同步握手信号sync信号发送至接收端fpga1～fpgak，fpga1～fpgak将多个sync相与后分别输出1路sync信号至同步模块，同步模块收集完所有接收端sync信号，确保所有接收端fpga接收模块都准备好时，将sync信号释放至sync信号的源端的模/数转换器adc1～adcn，此时adc1～adcn同时启动数据传输。同步模块采集端和激励端采用jesd204b协议对数据进行打包传输，选择数据传输路径，向模/数转换器adc1～adcn传输链路接收方向和链路发送方向传递同步握手信号sync。同步握手信号sync是一个由低变高的上升沿电平信号，如果处理端fpga有多个接收模块协同工作，则将每个接收模块产生的握手信号sync相与后同时输出至同步模块，当接收端fpga每个接收通道都准备好时，同步模块同时将sync信号释放通知发送通道开始同步发送数据，向模/数转换器adc1～adcn发送同步数据。

参阅图4。发送链路与接收链路类似，同步握手信号sync的源端为dac1～dacn，将n个同步信号传输至同步模块，在同步模块中实现sync信号相与操作后分成k路信号送至发送端fpga1～fpgak，发送端fpga1～fpgak同时产生独立的sync信号分别送至处理端fpga。

参阅图5。接收端fpga1～fpgak和数据处理端fpga之间采用gtx高速串行接口进行互连。在接收端fpga1～fpgak间数据同步传输中，时钟同步源产生多组时钟信号和同步信号分别送往接收端fpga1～fpgak，接收端fpga1～fpgak通过gtx高速串行接口发送到数据处理端fpga。

参阅图6。接收链路同步网络和发送链路同步网络为实现数据在fpga之间进行同步传输，在数据发送发射时钟域对需要传输的数据流添加同步头，并参考同步信号进行数据组帧。完成组帧的数据送往发送缓存(txfifo)，转换成高速串行数据后传输至接收端。接收端将收到的数据暂存于接收缓存(rxfifo)在数据接收时钟域将接收缓存中的数据进行解帧，将多个通道间数据对齐后分离同步头和有效数据。接收链路同步网络在fpga之间进行同步传输时，根据发送系统发射时钟域添加同步头，并对输入数据流和同步握手信号sync参考同步信号进行数据组帧，完成组帧的数据送往发送缓存txfifo，将转换成的高速串行数据链路传输时钟域传输至接收端，接收端将收到的数据暂存于接收缓存rxfifo，并在数据接收时钟域将接收缓存中的数据和同步握手信号sync进行解帧，将多个通道间数据对齐后分离同步头和有效数据，输出数据流。

同理，发送链路同步网络为实现数据在fpga之间进行同步传输，发送端系统时钟和接收端系统时钟使用同源时钟，链路传输时钟域使用本地时钟。在数据发送发射时钟域通过同步信号对需要传输的数据流添加同步头，并对输入数据流和同步握手信号sync参考同步信号进行数据组帧，完成组帧的数据送往发送缓存(txfifo)，转换成高速串行数据后传输至接收端，接收端将收到的数据暂存于接收缓存(rxfifo)在数据接收时钟域将接收缓存中的数据和同步握手信号sync进行解帧，将多个通道间数据对齐后分离同步头和有效数据输出数据流。

如图7所示。参考时钟通常是频率较低的时钟；同步信号通常是一个高电平有效的脉冲信号，脉冲宽度为参考时钟的一个或多个时钟周期；系统时钟是由参考时钟通过pll锁相环电路锁相倍频产生。要实现数据同步传输参考时钟、同步信号、以及系统时钟需满足图7所示时序关系。其中同步信号上升沿之后参考时钟信号上升沿，但不能超过半个时钟周期，系统时钟上升沿与参考时钟上升沿基本对齐。同步信号上升沿滞后参考时钟上升沿的时间为t1，同步信号上升沿和系统时钟上升之间的时间差为t2。上述时间t1>0，t2需满足最小建立时间，通常为系统时钟周期的1/4。

以上所述仅是实现基于光纤链路的数据同步传输方法的优选实施方案，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。