数字双重取样电路的制作方法

本发明涉及一种数字双重取样(digitaldouble-sampling,dds)，特别是关于一种数字双重取样电路，其可避免暗阳(dark-sun)现象并可适用于图像传感器。

背景技术：

数字双重取样(dds)机制普遍使用于图像传感器，例如互补式金属氧化半导体(cmos)图像传感器。当读出光电二极管讯息时，可抵消读出路径偏移与比较器的延迟变化。

当撷取阳光的图像时，由于光电二极管的电子溢流，使得阳光部分变暗。为了避免此种暗阳(dark-sun)现象，一般使用箝位机制，在重置阶段将像素电路的图像输出节点箝位于某个准位。然而，在重置阶段，箝位机制会影响信号从光电二极管传送至图像输出节点，特别是在非阳光情况或低光线情况，因而产生列固定模式噪声(columnfixedpatternnoise,cfpn)。

鉴于传统箝位机制无法有效解决数字双重取样系统的暗阳现象，因此亟需提出一种新颖机制，以克服传统数字双重取样系统的缺失。

技术实现要素：

鉴于上述，本发明实施例的目的之一在于提出一种数字双重取样电路，可有效避免暗阳(dark-sun)现象及列固定模式噪声(cfpn)。

根据本发明实施例，数字双重取样电路包含图像传感器的像素电路、比较器、重置开关、模拟至数字转换器、数字检测减法器及箝位电路。比较器的第一输入节点连接至斜坡电压，其第二输入节点经由电容器连接至像素电路的图像输出节点。重置开关连接于第一输入节点与第二输入节点之间，用以重置电容器。模拟至数字转换器接收比较器的比较输出，该模拟至数字转换器包含计数器，当该斜坡信号倾斜时，计数器进行计数，因而在重置阶段产生重置-adc值，且在信号阶段产生信号-adc值。数字检测减法器将信号-adc值减去重置-adc值以产生差值，其代表取样输出。箝位电路在图像输出节点产生箝位电压。在重置阶段，箝位电路在电容器完成重置后且在斜坡电压开始倾斜前被关闭。

附图说明

下面参考附图，详细描述本发明的优选和替代示例：

图1显示本发明实施例的数字双重取样电路的电路图，其具暗阳现象避免机制，可适用于图像传感器的像素电路。

图2例示图1中的比较器与模拟至数字转换器的相关信号时序图。

图3例示本发明实施例的数字双重取样电路的相关信号时序图。

图4例示使用不同于图3的机制的数字双重取样电路的相关信号时序图。

符号说明

100数字双重取样电路

11像素电路

12比较器

13模拟至数字转换器

131计数器

132内存

14数字检测减法器

15箝位电路

m1传送晶体管

m2重置晶体管

m3源极随耦晶体管

m4列选择晶体管

m5第一偏压晶体管

m6箝位晶体管

m7第二偏压晶体管

pd光电二极管

vdd电源

fd浮动扩散节点

vl图像输出节点

tx传送信号

rx重置信号

sel选择信号

vb第一偏压

i1电流

i2电流

vi负输入节点

ci电容器

vramp斜坡电压

rst_en重置致能信号

dout比较输出

bs_en箝位致能信号

vbs第二偏压

t0～t8时间

δv1箝位电压

δv2下降幅度

δv3下降幅度

n1计数值

n2计数值

具体实施方式

图1显示本发明实施例的数字双重取样(digitaldouble-sampling,dds)电路100的电路图，其具有暗阳(dark-sun)现象避免机制，可适用于图像传感器，例如互补式金属氧化半导体(cmos)图像传感器的像素电路11。虽然图1例示四晶体管(4t)的像素架构，然而像素电路11也可使用其他的架构。

像素电路11可包含传送晶体管m1、重置晶体管m2、源极随耦晶体管m3及列选择晶体管m4，可使用n型金属氧化半导体(nmos)晶体管来实施。如图1所例示，光电二极管pd连接于传送晶体管m1与地之间。传送晶体管m1连接于浮动扩散(floatingdiffusion)节点fd与光电二极管pd之间，且传送晶体管m1的栅极连接至传送信号tx。重置晶体管m2连接于电源vdd与浮动扩散节点fd之间，且重置晶体管m2的栅极连接至重置信号rx。源极随耦晶体管m3与列选择晶体管m4串联于电源vdd与图像输出节点vl之间，且源极随耦晶体管m3与列选择晶体管m4的栅极分别连接至浮动扩散节点fd与选择信号sel。第一偏压晶体管m5连接于图像输出节点vl与地之间，且第一偏压晶体管m5的栅极连接至第一偏压vb。

本实施例的数字双重取样电路100可包含比较器12，其可包含运算放大器。比较器12的第一输入节点(例如正(+)输入节点)连接至斜坡(ramp)电压vramp，比较器12的第二输入节点(例如正(-)输入节点)经由电容器ci连接至图像输出节点vl。重置开关sw受控于重置致能信号rst_en，且连接于比较器12的负输入节点vi与正(+)输入节点之间，用以重置设于图像输出节点vl与比较器12(的负(-)输入节点vi)之间的电容器ci。

本实施例的数字双重取样电路100可包含模拟至数字转换器(adc)13，其接收比较器12的比较输出dout，据以产生数字计数信号。当斜坡信号vramp倾斜下降时，计数器131进行计数以得到数字计数信号，其代表比较输出dout为有效(asserted)(例如高准位)的期间。图2例示图1的比较器12与模拟至数字转换器13的相关信号时序图。在数字双重取样电路100所执行的数字双重取样的重置阶段(resetphase)，模拟至数字转换器13的计数器131使用m位从0计数至2^m-1(例如8位计数器从0计数至255)，并产生重置-adc值。另一方面，在数字双重取样电路100所执行的数字双重取样的信号阶段(signalphase)，模拟至数字转换器13的计数器131使用n位(m和n为正整数且m≦n)从0计数至2ⁿ-1(例如10位计数器从0计数至1023)，并产生信号-adc值。模拟至数字转换器13可包含存储器132，用以暂存所产生的重置-adc值与信号-adc值。

本实施例的数字双重取样电路100可包含数字检测减法器(subtractorwithdigital-detection)14，其将信号-adc值减去重置-adc值，以产生差值，其代表光电二极管信号的取样输出。在本实施例中，如果重置-adc值等于重置阶段的最大计数值(亦即2^m-1)，表示为阳光(sun-light)情况，则数字检测减法器14的输出(亦即数字双重取样电路100的取样输出)设为信号阶段的最大计数值(亦即2ⁿ-1)，因而得以避免暗阳现象；否则，输出该差值作为取样输出。

本实施例的数字双重取样电路100可包含箝位(clamp)电路15，连接于电源vdd与图像输出节点vl之间。在本实施例中，箝位电路15可包含箝位晶体管m6(例如n型金属氧化半导体(nmos)晶体管)，其在图像输出节点vl产生箝位电压。箝位晶体管m6的栅极受控于箝位致能信号bs_en。例如，当箝位致能信号bs_en为有效(例如高准位)时，箝位电路15开启以产生箝位电压；否则不产生箝位电压。箝位电路15还可包含第二偏压晶体管m7，连接于电源vdd与箝位晶体管m6之间，且第二偏压晶体管m7的栅极连接至第二偏压vbs，其中第二偏压晶体管m7与箝位晶体管m6串联于电源vdd与图像输出节点vl之间。

图3例示本发明实施例的数字双重取样电路100的相关信号时序图。为了显示出本实施例的特征，仅显示阳光(sun-light)情况。在数字双重取样电路100所执行的数字双重取样的重置阶段(t0至t6期间)，首先在时间t0将重置信号rx、重置致能信号rst_en及箝位致能信号bs_en变为有效(例如高准位)，用以分别重置像素电路11、重置比较器12及开启箝位电路15。在时间t1，当重置信号rx变为非有效(de-asserted)(例如低准位)时，像素电路11完成重置。借此，图像输出节点vl被箝位于(箝位电路15产生的)箝位电压δv1。

在时间t2，当重置致能信号rst_en变为非有效(例如低准位)时，(重置开关sw)完成电容器ci的重置。接着，在时间t3，当箝位致能信号bs_en变为非有效(例如低准位)时，关闭箝位电路15。因此，图像输出节点vl不再被箝位。此外，图像输出节点vl因为阳光情况而降至0伏特。接着，从时间t4至t5，当斜坡电压vramp下降时(其下降幅度为δv2)，模拟至数字转换器13的计数器131从0计数至n1(亦即2^m-1)，因而(模拟至数字转换器13)产生重置-adc值。根据本实施例的特征之一，在重置阶段，箝位电路15的关闭(时间t3)在电容器ci完成重置(时间t2)之后，但在斜坡电压vramp开始下降(时间t4)之前。

在数字双重取样电路100所执行的数字双重取样的信号阶段(t6至t8期间)，首先在时间t6开启传送晶体管m1，用以将光电二极管pd的图像信号传送至浮动扩散节点fd。接着，从时间t7至t8，当斜坡电压vramp下降时(其下降幅度为δv3)，模拟至数字转换器13的计数器131从0计数至n2(亦即2ⁿ-1)，因而(模拟至数字转换器13)产生信号-adc值。在10位模拟至数字转换分辨率的例子中，δv2大约为δv3的20％，且n1/n2为255/1023。

根据上述实施例，在重置阶段(特别是t3至t6期间)，由于箝位电路15被关闭，因此箝位电路15不会意外地开启而向图像输出节点vl输出电流i1。据此，列选择晶体管m4输出的电流i2即不会受到影响(例如降低)，特别是在非阳光情况或低光线情况。因此，不会因为(箝位电路15的)箝位晶体管m6与第二偏压晶体管m7之间的临界电压差而产生列固定模式噪声(columnfixedpatternnoise,cfpn)。

图4例示使用不同于图3的机制的数字双重取样电路100的相关信号时序图，且仅显示阳光(sun-light)情况。相较于图3，直到重置阶段的最后，箝位电路15一直收到有效的箝位致能信号bs_en而开启。因此，在重置阶段，图像输出节点vl一直被箝位于某个准位。然而，箝位电路15可能会稍为开启，因而向图像输出节点vl输出电流i1。此电流i1影响到列选择晶体管m4输出的电流i2，因而在重置阶段影响到光电二极管pd所传送信号，特别是在非阳光情况或低光线情况。因此，会因为(箝位电路15的)箝位晶体管m6与第二偏压晶体管m7之间的临界电压差而产生列固定模式噪声(cfpn)。

以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的权利要求保护范围；凡其它未脱离发明所公开的精神下所完成的等效改变或修饰，均应包含在下述权利要求保护范围内。