本实用新型涉及航电测试，具体涉及用于航电采集测试的装置。
背景技术：
航电总线的种类众多，通信协议越来越复杂。同一个航电设备往往包含多种航电接口，标准与非标接口并存，对航电测试系统提出了更高的要求。目前主流的航电测试系统采用标准与定制航电测试卡的方式来搭建航电测试系统，占用板卡多，测试系统之间可重用资源低。定制型板卡技术牵涉面广，技术复用度差，导致产品成熟度较差。如果需要修改部分设计，整张板卡需要重新设计，技术灵活度较小，不适合改进提升。
技术实现要素：
提供用于航电采集测试的装置，多功能综合航电测试系统能够对1553，429和FC等航电总线进行采集、监控和测试，本装置保留了多路扩展通道，能够用于扩展用户的其他功能需求。
本实用新型通过下述技术方案实现：
用于航电采集测试的装置，包括PICMG背板以及PICMG背板上的I7-CPUx86主板、PCI扩展槽、PCI功能卡、PCIe功能卡、大容量存储；PCIE接口用于FC光纤网络卡的高速接口；PCI采用共用总线，用于多路扩展。为解决背景技术中问题，通过高速接口卡采用PCIE接口，比如FC光纤网络卡的数据带宽高达几个Gbps的传输带宽；而PCI采用共用总线，便于多路扩展，一般主板的背板上PCI扩展接口都比较多，在较为低速的数据传输应用中，PCI应用更为广泛；背板上均具有多路PCI-e接口和多路PCI接口，在满足本设备的功能和接口的需求之上，还能保留多路PCI-e和PCI接口，用于将来的接口扩展；解决目前主流的航电测试系统采用标准与定制航电测试卡的方式来搭建航电测试系统，占用板卡多，测试系统之间可重用资源低。定制型板卡技术牵涉面广，技术复用度差，导致产品成熟度较差；如果需要修改部分设计，整张板卡需要重新设计，技术灵活度较小，不适合改进提升的问题。
进一步的，大容量存储采用增加Raid磁盘阵列的方式，通过PCIe外挂磁盘阵列卡进行扩容。通过PCIE外挂磁盘阵列卡，以此方式可以提高存储速率，存储总容量也可以提高很多。
进一步的，大容量存储时4TB。
本实用新型与现有技术相比，具有如下的优点和有益效果：
1、本实用新型用于航电采集测试的装置，通过高速接口卡采用PCIE接口，比如FC光纤网络卡的数据带宽高达几个Gbps的传输带宽；而PCI采用共用总线，便于多路扩展，一般主板的背板上PCI扩展接口都比较多，在较为低速的数据传输应用中，PCI应用更为广泛；背板上均具有多路PCI-e接口和多路PCI接口，在满足本设备的功能和接口的需求之上，还能保留多路PCI-e和PCI接口，用于将来的接口扩展；解决目前主流的航电测试系统采用标准与定制航电测试卡的方式来搭建航电测试系统，占用板卡多，测试系统之间可重用资源低。定制型板卡技术牵涉面广，技术复用度差，导致产品成熟度较差；如果需要修改部分设计，整张板卡需要重新设计，技术灵活度较小，不适合改进提升的问题；
2、本实用新型用于航电采集测试的装置，通过PCIE外挂磁盘阵列卡，以此方式可以提高存储速率，存储总容量也可以提高很多。
附图说明
此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本申请的一部分，并不构成对本实用新型实施例的限定。在附图中：
图1为本实用新型测试装置的系统整机原理框图；
图2为本实用新型实施时1553与429子卡功能原理框图；
图3为本实用新型实施时FC光纤网络子卡功能原理框图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。
实施例
如图1-3所示，本实用新型用于航电采集测试的装置，包括PICMG背板以及PICMG背板上的I7-CPUx86主板、PCI扩展槽、PCI功能卡、PCIe功能卡、大容量存储；PCIE接口用于FC光纤网络卡的高速接口；PCI采用共用总线，用于多路扩展；大容量存储采用增加Raid磁盘阵列的方式，通过PCIe外挂磁盘阵列卡进行扩容；大容量存储时4TB。实施时，MIL-STD-1553B和ARINC429采集卡均采用PCI插卡式总线架构，两种功能子卡都是由前端接口和FPGA数据处理与接口转换部分组成；有前端功能接收数据，发送到FPGA进行数据处理，然后再打包通过PCI总线输出到x86主板进行信号解析和处理以及其他应用。PCI-e卡主要由FPGA作为核心处理器，与上位机采用PCIE2.0x8接口，数据传输带宽理论值高达40Gbps，而FPGA外部集成了DDR3高速缓存，对外采用FMC连接器，从FPGA上引出了三种信号1、LVDS高速差分信号，能够外接常用的LVDS信号外设，多组LVDS信号可以组合起来并行传输数据，极大的增加了数据传输带宽。2、serdes高速差分信号，该信号是从FPGA的GTP口引出的信号，可以接自定义的serdes信号外设，可以做RapidIO总线，接RapidIO总线外设，还可以做SGMII高速接口以及其他serdes信号外设。3、IO并行信号，可以作为常用的IO控制信号，也可以组成并行信号进行数据传输，也可以作为如SPI，I2C，UART等常用总线接相应的外设。FPGA的IO口是一种非常灵活的接口。PCI-e卡由于前端通过SERDES高速口引出光纤接口。
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。