本实用新型涉及电源技术领域，特别涉及一种基于MOS功率管的POE整流桥电路。
背景技术：
以太网供电(Power Over Ethernet，简称POE)技术日益流行和成熟，一方面，鉴于标准的五类网线有四对双绞线，IEEE80 2.3af(首个POE供电标准)允许PSE(Power Sourcing Equipment，供电端设备)与PD(Power Device，受电端设备)之间使用两种线序供电：一种是应用空闲线对供电，电源传输就在线对4、5和线对7、8上，且线对4、5为正极，线对7、8为负极；另一种是应用数据线对供电，电源就施加在传输变压器的中点，从而不影响数据的传输，这时线对1、2和线对3、6可以为任意极性，即线对1、2为正极和线对3、6为负极或者线对1、2为负极和线对3、6为正极，此时要求POE设备能够适应任意极性输入。另一方面，传统POE设备的输入级一般采用二极管全桥整流器，由于传统桥式整流器的整流二极管存在约1V的电压降，当系统功率较大时，特别是目前正在制订中的修订版IEEE 802.3bt草案标准2.0，将为PD提供高达71W功率，此整流桥将消耗较大能量，还需对该整流桥进行额外的散热处理。
技术实现要素：
本实用新型要解决的技术问题是为了克服现有技术POE设备采用二极管整流桥需消耗较大能量及需要额外散热处理的缺陷，提供一种基于MOS功率管的POE整流桥电路，该整流桥电路利用MOS功率管低导通阻抗，通过MOS管组成桥式电路实现低损耗、可自动适应不同极性输入的整流电路。
本实用新型是通过下述技术方案来解决上述技术问题：
本实用新型提供一种基于MOS功率管的POE整流桥电路，其特点是，包括第一MOS功率管、第二MOS功率管、第三MOS功率管、第四MOS功率管、第一电阻、第二电阻、第三电阻和第四电阻；
所述第一MOS功率管的漏极与所述第三MOS功率管的漏极连接后作为所述POE整流桥电路的第一输入端，所述第二MOS功率管的漏极与所述第四MOS功率管的漏极连接后作为所述POE整流桥电路的第二输入端；
所述第一MOS功率管的源极与所述第二MOS功率管的源极连接后作为所述POE整流桥电路的正输出端，所述第三MOS功率管的源极与所述第四MOS功率管的源极连接后作为所述POE整流桥电路的负输出端；
所述第一MOS功率管的栅极通过所述第一电阻、所述第三MOS功率管的栅极通过所述第三电阻连接到所述第二MOS功率管的漏极；所述第二MOS功率管的栅极通过所述第二电阻、所述第四MOS功率管的栅极通过所述第四电阻连接到所述第一MOS功率管的漏极；
所述第一MOS功率管和所述第二MOS功率管均为PMOS功率管，所述第三MOS功率管和所述第四MOS功率管均为NMOS功率管；
所述POE整流桥电路的第一输入端和第二输入端构成所述POE整流桥电路的电源输入的第一组线对。
较佳地，所述POE整流桥电路还包括第一稳压二极管、第二稳压二极管、第三稳压二极管和第四稳压二极管，所述第一稳压二极管的阴极与所述第一MOS功率管的源极连接、阳极与所述第一MOS功率管的栅极连接，所述第二稳压二极管的阴极与所述第二MOS功率管的源极连接、阳极与所述第二MOS功率管的栅极连接，所述第三稳压二极管的阳极与所述第三MOS功率管的源极连接、阴极与所述第三MOS功率管的栅极连接，所述第四稳压二极管的阳极与所述第四MOS功率管的源极连接、阴极与所述第四MOS功率管的栅极连接。
较佳地，所述POE整流桥电路还包括第一保护电路、第二保护电路、第三保护电路、第四保护电路、第一电容器、第二电容器、第三电容器和第四电容器；
所述第一保护电路包括第五稳压二极管、第一开关二极管和第一三极管；
所述第二保护电路包括第六稳压二极管、第二开关二极管和第二三极管；
所述第三保护电路包括第七稳压二极管、第三开关二极管和第三三极管；
所述第四保护电路包括第八稳压二极管、第四开关二极管和第四三极管；
所述第一MOS功率管的栅极通过所述第一电阻、所述第二MOS功率管的栅极通过所述第二电阻连接到所述POE整流桥电路的正输出端；所述第三MOS功率管的栅极通过所述第三电阻、所述第四MOS功率管的栅极通过所述第四电阻连接到所述POE整流桥电路的负输出端；
所述第一电容器与所述第一电阻并联，所述第二电容器与所述第二电阻并联，所述第三电容器与所述第三电阻并联，所述第四电容器与所述第四电阻并联；
所述第五稳压二极管的阴极与所述第一MOS功率管的漏极连接、阳极与所述第一开关二极管的阳极连接，所述第一开关二极管的阴极与所述第一三极管的基极连接，所述第一三极管的集电极与所述第一MOS功率管的栅极连接；
所述第六稳压二极管的阴极与所述第二MOS功率管的漏极连接、阳极与所述第二开关二极管的阳极连接，所述第二开关二极管的阴极与所述第二三极管的基极连接，所述第二三极管的集电极与所述第二MOS功率管的栅极连接；
所述第七稳压二极管的阳极与所述第三MOS功率管的漏极连接、阴极与所述第三开关二极管的阴极连接，所述第三开关二极管的阳极与所述第三三极管的基极连接，所述第三三极管的集电极与所述第三MOS功率管的栅极连接；
所述第八稳压二极管的阳极与所述第四MOS功率管的漏极连接、阴极与所述第四开关二极管的阴极连接，所述第四开关二极管的阳极与所述第四三极管的基极连接，所述第四三极管的集电极与所述第四MOS功率管的栅极连接；
所述第一三极管的发射极与所述第二三极管的发射极连接，所述第三三极管的发射极与所述第四三极管的发射极连接；
所述第一三极管和所述第二三极管均为NPN三极管，所述第三三极管和所述第四三极管均为PNP三极管。
较佳地，所述第一保护电路还包括第五电阻和第五电容器，所述第五电容器和所述第五电阻均并联于所述第一三极管的基极与发射极之间；
所述第二保护电路还包括第六电阻和第六电容器，所述第六电容器和所述第六电阻均并联于所述第二三极管的基极与发射极之间；
所述第三保护电路还包括第七电阻和第七电容器，所述第七电容器和所述第七电阻均并联于所述第三三极管的基极与发射极之间；
所述第四保护电路还包括第八电阻和第八电容器，所述第八电容器和所述第八电阻均并联于所述第四三极管的基极与发射极之间。
较佳地，所述第一保护电路还包括第九稳压二极管，所述第二保护电路还包括第十稳压二极管，所述第三保护电路还包括第十一稳压二极管，所述第四保护电路还包括第十二稳压二极管；
所述第九稳压二极管的阳极与所述第五稳压二极管的阳极连接，所述第九稳压二极管的阴极与所述第五稳压二极管的阴极连接；
所述第十稳压二极管的阳极与所述第六稳压二极管的阳极，所述第十稳压二极管的阴极分别和所述第六稳压二极管的阴极连接；
所述第十一稳压二极管的阳极与所述第七稳压二极管的阳极连接，所述第十一稳压二极管的阴极与所述第七稳压二极管的阴极连接；
所述第十二稳压二极管的阳极与所述第八稳压二极管的阳极连接，所述第十二稳压二极管的阴极与所述第八稳压二极管的阴极连接。
较佳地，所述POE整流桥电路还包括第五MOS功率管、第六MOS功率管、第七MOS功率管、第八MOS功率管、第五保护电路、第六保护电路、第七保护电路、第八保护电路、第九电容器、第十电容器、第十一电容器、第十二电容器、第九电阻、第十电阻、第十一电阻和第十二电阻；
所述第五保护电路包括第十三稳压二极管、第五开关二极管和第五三极管；所述第六保护电路包括第十四稳压二极管、第六开关二极管和第六三极管；所述第七保护电路包括第十五稳压二极管、第七开关二极管和第七三极管；所述第八保护电路包括第十六稳压二极管、第八开关二极管和第八三极管；
所述第五MOS功率管的栅极通过所述第九电阻、所述第六MOS功率管的栅极通过所述第十电阻连接到所述POE整流桥电路的正输出端；所述第七MOS功率管的栅极通过所述第十一电阻、所述第八MOS功率管的栅极通过所述第十二电阻连接到所述POE整流桥电路的负输出端；
所述第九电容器与所述第九电阻并联，所述第十电容器与所述第十电阻并联，所述第十一电容器与所述第十一电阻并联，所述第十二电容器与所述第十二电阻并联；
所述第十三稳压二极管的阴极与所述第五MOS功率管的漏极连接、阳极与所述第五开关二极管的阳极连接，所述第五开关二极管的阴极与所述第五三极管的基极连接，所述第五三极管的集电极与所述第五MOS功率管的栅极连接；
所述第十四稳压二极管的阴极与所述第六MOS功率管的漏极连接、阳极与所述第六开关二极管的阳极连接，所述第六开关二极管的阴极与所述第六三极管的基极连接，所述第六三极管的集电极与所述第六MOS功率管的栅极连接；
所述第十五稳压二极管的阳极与所述第七MOS功率管的漏极连接、阴极与所述第七开关二极管的阴极连接，所述第七开关二极管的阳极与所述第七三极管的基极连接，所述第七三极管的集电极与所述第七MOS功率管的栅极连接；
所述第十六稳压二极管的阳极与所述第八MOS功率管的漏极连接、阴极与所述第八开关二极管的阴极连接，所述第八开关二极管的阳极与所述第八三极管的基极连接，所述第八三极管的集电极与所述第八MOS功率管的栅极连接；
所述第五三极管的发射极、所述第六三极管的发射极均与所述第一三极管的发射极连接，所述第七三极管的发射极、所述第八三极管的发射极均与所述第三三极管的发射极连接；
所述第五MOS功率管的漏极与所述第七MOS功率管的漏极连接后作为所述POE整流桥电路的第三输入端，所述第六MOS功率管的漏极与所述第八MOS功率管的漏极连接后作为所述POE整流桥电路的第四输入端；
所述第五三极管和所述第六三极管均为NPN三极管，所述第七三极管和所述第八三极管均为PNP三极管；
所述第五MOS功率管和所述第六MOS功率管均为PMOS功率管，所述第七MOS功率管和所述第八MOS功率管均为NMOS功率管；
所述POE整流桥电路的第三输入端和第四输入端构成所述POE整流桥电路的电源输入的第二组线对。
较佳地，所述POE整流桥电路还包括第九保护电路，所述第九保护电路包括第十七电阻、第十八电阻、第九开关二极管和第九三极管；
所述第九三极管的基极通过所述第十七电阻连接到所述POE整流桥电路的正输出端、集电极与所述第一三极管的发射极连接、发射极通过所述第十八电阻连接到所述第三三极管的发射极；所述第九开关二极管的阴极与所述第九三极管的基极连接、阳极与所述第九三极管的发射极连接；
所述第九三极管为NPN三极管。
较佳地，所述第五保护电路还包括第十三电阻和第十三电容器，所述第十三电容器和所述第十三电阻均并联于所述第五三极管的基极与发射极之间；
所述第六保护电路还包括第十四电阻和第十四电容器，所述第十四电容器和所述第十四电阻均并联于所述第六三极管的基极与发射极之间；
所述第七保护电路还包括第十五电阻和第十五电容器，所述第十五电容器和所述第十五电阻均并联于所述第七三极管的基极与发射极之间；
所述第八保护电路还包括第十六电阻和第十六电容器，所述第十六电容器和所述第十六电阻均并联于所述第八三极管的基极与发射极之间。
较佳地，所述第五保护电路还包括第十七稳压二极管，所述第六保护电路还包括第十八稳压二极管，所述第七保护电路还包括第十九稳压二极管，所述第八保护电路还包括第二十稳压二极管；
所述第十七稳压二极管的阳极与所述第十三稳压二极管的阳极连接，所述第十七稳压二极管的阴极与所述第十三稳压二极管的阴极连接；
所述第十八稳压二极管的阳极与所述第十四稳压二极管的阳极连接，所述第十八稳压二极管的阴极与所述第十四稳压二极管的阴极连接；
所述第十九稳压二极管的阳极与所述第十五稳压二极管的阳极连接，所述第十九稳压二极管的阴极与所述第十五稳压二极管的阴极连接；
所述第二十稳压二极管的阳极与所述第十六稳压二极管的阳极连接，所述第二十稳压二极管的阴极与所述第十六稳压二极管的阴极连接。
较佳地，所述第一MOS功率管与所述第三MOS功率管为对管，所述第二MOS功率管与所述第四MOS功率管为对管。
较佳地，所述第五MOS功率管与所述第七MOS功率管为对管，所述第六MOS功率管与所述第八MOS功率管为对管。
本实用新型的积极进步效果在于：本实用新型通过MOSFET构建全桥同步整流器，不仅能适应不同极性输入，由于MOSFET的导通阻抗小，还能有效地降低整流桥的功率损耗，提高了POE设备的电源转换效率，也降低了散热要求，电路简单，占用PCB空间少，有利于电子产品小型化。
附图说明
图1为本实用新型的实施例1的基于MOS功率管的POE整流桥电路的电路图。
图2为本实用新型的实施例1的基于MOS功率管的POE整流桥电路在不同输入电压下输出功率与转换效率的效果示意图。
图3为本实用新型的实施例1的基于MOS功率管的POE整流桥电路在IEEE80 2.3at CLASS4下与其它整流桥的效率对比效果示意图。
图4为本实用新型的实施例2的基于MOS功率管的POE整流桥电路的电路图。
图5为本实用新型的实施例3的基于MOS功率管的POE整流桥电路的电路图。
具体实施方式
下面通过实施例的方式进一步说明本实用新型，但并不因此将本实用新型限制在所述的实施例范围之中。
实施例1
如图1所示，本实施例涉及的基于MOS功率管的POE整流桥电路，包括第一MOS功率管M1、第二MOS功率管M2、第三MOS功率管M3、第四MOS功率管M4、第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4；其中，第一MOS功率管M1的漏极与第三MOS功率管M3的漏极连接后作为所述POE整流桥电路的第一输入端CTA，第二MOS功率管M2的漏极与第四MOS功率管的漏极M4连接后作为所述POE整流桥电路的第二输入端CTB；第一MOS功率管M1的源极与第二MOS功率管M2的源极连接后作为所述POE整流桥电路的正输出端48V+，第三MOS功率管M3的源极与第四MOS功率管M4的源极连接后作为所述POE整流桥电路的负输出端48V-；第一MOS功率管M1的栅极通过第一电阻R1、第三MOS功率管M3的栅极通过第三电阻R3连接到第二MOS功率管M2的漏极；第二MOS功率管M2的栅极通过第二电阻R2、第四MOS功率管M4的栅极通过第四电阻R4连接到第一MOS功率管M1的漏极；第一MOS功率管M1和第二MOS功率管M2均为PMOS功率管，第三MOS功率管M3和第四MOS功率管M4均为NMOS功率管；所述POE整流桥电路的第一输入端CTA和第二输入端CTB构成所述POE整流桥电路的电源输入的第一组线对，该组线对用于与PSE输出电源端连接。
所述POE整流桥电路的工作原理如下：这里假设所述POE整流桥电路的第一输入端CTA和第二输入端CTB分别连接PSE输出电源的正极和负极，即第一输入端CTA接PSE输出电源的正极，第二输入端CTB接PSE输出电源的负极，鉴于MOS功率管具有体二极管，这时第一MOS功率管M1在体二极管的作用下进行预导通，从而第一MOS功率管M1的源极与PSE输出电源的正极导通，而第一MOS功率管M1通过第一电阻R1连接到PSE输出电源的负极，这样通过选择合适的第一电阻R1，就使得第一MOS功率管M1的栅极-源极之间建立开启电压，使得第一MOS功率管M1稳定地导通，这样第一MOS功率管M1的导通使得PSE输出电源的正极与所述POE整流桥电路的正输出端48V+连通；同理，第四MOS功率管M4在体二极管的预导通下，其源极与PSE输出电源的负极导通，而其栅极通过第四电阻R4连接到PSE输出电源的正极，这样通过选择合适的第一电阻R4，就使得第四MOS功率管M4的栅极-源极之间建立开启电压，使得第四MOS功率管M4稳定地导通，这样第四MOS功率管M4的导通使得PSE输出电源的负极与所述POE整流桥电路的负输出端48V-连通；而第二MOS功率管M2和第三MOS功率管M3稳定地关断。相反，若第一输入端CTA接PSE输出电源的负极，第二输入端CTB接PSE输出电源的正极，此时第一MOS功率管M1和第四MOS功率管M4处于关断，而第二MOS功率管M2和第三MOS功率管M3处于导通，这样经所述POE整流桥电路后，PSE输出电源的正极仍与所述POE整流桥电路的正输出端48V+连通、负极仍与所述POE整流桥电路的负输出端48V-连通。因此，所述POE整流桥电路能很好地满足IEEE80 2.3af对POE设备能适应任意极性输入的应用要求。
具体实施中，为使MOS功率管更稳定地导通或关断，还采用稳压二极管为每个MOS功率管的栅极-源极提供稳定的栅-源电压，具体地，所述POE整流桥电路还包括第一稳压二极管VT1、第二稳压二极管VT2、第三稳压二极管VT3和第四稳压二极管VT4，其中第一稳压二极管VT1的阴极与第一MOS功率管M1的源极连接、阳极与第一MOS功率管M1的栅极连接；第二稳压二极管VT2的阴极与第二MOS功率管M2的源极连接、阳极与第二MOS功率管M2的栅极连接；第三稳压二极管VT3的阳极与第三MOS功率管M3的源极连接、阴极与第三MOS功率管M3的栅极连接；第四稳压二极管VT4的阳极与第四MOS功率管M4的源极连接、阴极与第四MOS功率管M4的栅极连接。
另外，为获取更好的电路特性，具体实施时，第一MOS功率管M1与第三MOS功率管M3优选对管，第二MOS功率管M2与第四MOS功率管M4优选为对管。
为便于理解本实施例，这里给出本实施例在目前主流IEEE80 2.3at(2009年初发布)中的实施效果数据，为体现本实施例可适应不同CLASS等级要去，这里采用CLASS4等级进行了测试，且测试时输入电压范围为44V～57V，输出功率范围为0～30W(其中输出电压Vout为5V，相应的输出电流为0～6A)，结果如图2-3所示。其中，图2为本实施例在最低电压(44V)、标称电压(48V)和最高电压(57V)的输入电压下，不同输出功率状态的转换效率的测试结果，结果表明在功率超过15W时，转换效率基本大于90％；图3为采用不同整流桥时，不同功率对应的转换效率的对比结果，从图中可知，未采用整流桥的转换效率最高，其次为采用MOS功率管，再次为压降较低的肖特基二极管，最差为PN结二极管，比如在输出功率为20W(输出电压Vout为5V，输出电流为4A)时，上述不同整流桥形式的转换效率依次为91.5％、90.3％、88.5％和88％，所以即使在输出功率较低如20W，基于MOS功率管的整流桥比肖特基二极管的整流桥的转换效率也高出1.8％，若在今后将实施的IEEE 802.3bt标准中，当输出功率达到71W时，MOS功率管的整流桥的转换效率优势将更突出。
实施例2
如图4所示，本实施例涉及的基于MOS功率管的POE整流桥电路，采用稳压二极管、开关二极管及三极管构成性能更优，且能将MOS功率管的栅极-源极之间的电压进一步钳位的保护电路来替代实施例1中的单个稳压二极管，从而增强对MOS功率管的保护。具体地，所述POE整流桥电路还包括第一保护电路101、第二保护电路102、第三保护电路103、第四保护电路104、第一电容器C1、第二电容器C2、第三电容器C3和第四电容器C4；
其中，第一保护电路101包括第五稳压二极管VT5、第一开关二极管VD1和第一三极管Q1；第二保护电路102包括第六稳压二极管VT6、第二开关二极管VD2和第二三极管Q2；第三保护电路103包括第七稳压二极管VT7、第三开关二极管VD3和第三三极管Q3；第四保护电路104包括第八稳压二极管VT8、第四开关二极管VD4和第四三极管Q4；
第一电容器C1与第一电阻R1并联，第二电容器C2与第二电阻R2并联，第三电容器C3与第三电阻R3并联，第四电容器C4与第四电阻R4并联；第一MOS功率管M1的栅极通过第一电阻R1、第二MOS功率管M2的栅极通过第二电阻R2连接到所述POE整流桥电路的正输出端48V+；第三MOS功率管M3的栅极通过第三电阻R3、第四MOS功率管M4的栅极通过第四电阻R4连接到所述POE整流桥电路的负输出端48V-；
第五稳压二极管VT5的阴极与第一MOS功率管M1的漏极连接、阳极与第一开关二极管VD1的阳极连接，第一开关二极管VD1的阴极与第一三极管Q1的基极连接，第一三极管Q1的集电极与第一MOS功率管M1的栅极连接；第六稳压二极管VT6的阴极与第二MOS功率管M2的漏极连接、阳极与第二开关二极管VD2的阳极连接，第二开关二极管VD2的阴极与第二三极管Q2的基极连接，第二三极管Q2的集电极与第二MOS功率管M2的栅极连接；第七稳压二极管VT7的阳极与第三MOS功率管M3的漏极连接、阴极与第三开关二极管VD3的阴极连接，第三开关二极管VD3的阳极与第三三极管Q3的基极连接，第三三极管Q3的集电极与第三MOS功率管M3的栅极连接；第八稳压二极管VT8的阳极与第四MOS功率管M4的漏极连接、阴极与第四开关二极管VD4的阴极连接，第四开关二极管VD4的阳极与第四三极管Q4的基极连接，第四三极管Q4的集电极与第四MOS功率管M4的栅极连接；第一三极管Q1的发射极与第二三极管Q2的发射极连接，第三三极管Q3的发射极与第四三极管Q4的发射极连接；第一三极管Q1和第二三极管Q2均为NPN三极管，第三三极管Q3和第四三极管Q4均为PNP三极管。
这样通过选取合适的稳压二极管，使得当所述POE整流桥电路的第一输入端CTA连接PSE输出电压的正极、所述POE整流桥电路的第二输入端CTB连接PSE输出电压的负极时，通过第五稳压二极管VT5工作在合适稳压状态，并在三极管导通后，使得第一MOS功率管M1的栅极-源极之间电压可维持恒定值，从而保证了第一MOS功率管M1稳定工作，第一保护电路101就能有效地对第一MOS功率管M1的栅极-源极的反向电压实现保护和栅极反向电流的截止，更好地保护了第一MOS功率管M1；同理，第四保护电路104也能有效地对第四MOS功率管M4的栅极-源极的反向电压实现保护和栅极反向电流的截止，更好地保护了第四MOS功率管M4。相反，若所述POE整流桥电路的第一输入端CTA连接PSE输出电压的负极、所述POE整流桥电路的第二输入端CTB连接PSE输出电压的正极时，相应地第二保护电路102有效地保护第二MOS功率管M2，第三保护电路103有效保护第三MOS功率管M3，工作过程与上述相同，这里不再展开。
本实施例中，每个MOS功率管的栅极和源极之间并接有电阻和电容器，比如第一MOS功率管M1的栅极和源极并接第一电阻R1、第一电容器C1，这样第一电阻R1和第一电容器C1起到限流、滤波作用，防止第一MOS功率管M1在导通、关断瞬间在漏极-源极之间产生振荡电压，然后通过栅极-漏极电容Cgd与栅-源电压Vgs叠加导致正反馈，从而导致电路振荡，甚至损坏MOS功率管。
本实施例在具体实施时，为使得三极管能更好地导通和关断，还在三极管的基极和发射极之间并联电阻和电容，具体地，第一保护电路101还包括第五电阻R5和第五电容器C5，第五电容器C5和第五电阻R5均并联于第一三极管Q1的基极与发射极之间；第二保护电路102还包括第六电阻R6和第六电容器C6，第六电容器C6和第六电阻R6均并联于第二三极管Q2的基极与发射极之间；第三保护电路103还包括第七电阻R7和第七电容器C7，第七电容器C7和第七电阻R7均并联于第三三极管Q3的基极与发射极之间；第四保护电路104还包括第八电阻R8和第八电容器C8，第八电容器C8和第八电阻R8均并联于第四三极管Q4的基极与发射极之间。
另外，为提高所述POE整流桥电路的工作稳定性和可靠性，还在每只稳压二极管上再并联一只稳压二极管，即具体实施时，第一保护电路101还包括第九稳压二极管VT9，第九稳压二极管VT9的阳极与第五稳压二极管VT5的阳极连接，第九稳压二极管VT9的阴极与第五稳压二极管VT5的阴极连接；第二保护电路102还包括第十稳压二极管VT10，第十稳压二极管VT10的阳极与第六稳压二极管VT6的阳极，第十稳压二极管VT10的阴极分别和第六稳压二极管VT6的阴极连接；第三保护电路103还包括第十一稳压二极管VT11，第十一稳压二极管VT11的阳极与第七稳压二极管VT7的阳极连接，第十一稳压二极管VT11的阴极与第七稳压二极管VT7的阴极连接；第四保护电路104还包括第十二稳压二极管VT12，第十二稳压二极管VT12的阳极与第八稳压二极管VT8的阳极连接，第十二稳压二极管VT12的阴极与第八稳压二极管VT8的阴极连接。
实施例3
如图5所示，本实施例涉及的基于MOS功率管的POE整流桥电路，是在实施例2的基础上，通过增加一路与实施例2的所述POE整流桥电路相同的整流桥电路，从而构成本实施例的双路POE整流桥电路，可适应不同的应用要求。具体地，所述POE整流桥电路还包括第五MOS功率管M5、第六MOS功率管M6、第七MOS功率管M7、第八MOS功率管M8、第五保护电路105、第六保护电路106、第七保护电路107、第八保护电路108、第九电容器C9、第十电容器C10、第十一电容器C11、第十二电容器C12、第九电阻R9第十电阻R10第十一电阻R11和第十二电阻R12；
其中，第五保护电路105包括第十三稳压二极管VT13、第五开关二极管VD5和第五三极管Q5；第六保护电路106包括第十四稳压二极管VT14、第六开关二极管VD6和第六三极管Q6；第七保护电路107包括第十五稳压二极管VT15、第七开关二极管VD7和第七三极管Q7；第八保护电路108包括第十六稳压二极管VT16、第八开关二极管VD8和第八三极管Q8；
第九电容器C9与第九电阻R9并联，第十电容器C10与第十电阻R10并联，第十一电容器C11与第十一电阻R11并联，第十二电容器C12与第十二电阻R12并联；第五MOS功率管M5的栅极通过第九电阻R9、第六MOS功率管M6的栅极通过第十电阻R10连接到所述POE整流桥电路的正输出端48V+；第七MOS功率管M7的栅极通过第十一电阻R11、第八MOS功率管M8的栅极通过第十二电阻R12连接到所述POE整流桥电路的负输出端48V-；
第十三稳压二极管VT13的阴极与第五MOS功率管M5的漏极连接、阳极与第五开关二极管VD5的阳极连接，第五开关二极管VD5的阴极与第五三极管Q5的基极连接，第五三极管Q5的集电极与第五MOS功率管M5的栅极连接；第十四稳压二极管VT14的阴极与第六MOS功率管M6的漏极连接、阳极与第六开关二极管VD6的阳极连接，第六开关二极管VD6的阴极与第六三极管Q6的基极连接，第六三极管Q6的集电极与第六MOS功率管M6的栅极连接；第十五稳压二极管VT15的阳极与第七MOS功率管M7的漏极连接、阴极与第七开关二极管VD7的阴极连接，第七开关二极管VD7的阳极与第七三极管Q7的基极连接，第七三极管Q7的集电极与第七MOS功率管M7的栅极连接；第十六稳压二极管VT16的阳极与第八MOS功率管M8的漏极连接、阴极与第八开关二极管VD8的阴极连接，第八开关二极管VD8的阳极与第八三极管Q8的基极连接，第八三极管Q8的集电极与第八MOS功率管M8的栅极连接；第五三极管Q5的发射极、第六三极管Q6的发射极均与第一三极管Q1的发射极连接，第七三极管Q7的发射极、第八三极管Q8的发射极均与第三三极管Q3的发射极连接；
第五MOS功率管M5的漏极与第七MOS功率管M7的漏极连接后作为所述POE整流桥电路的第三输入端CTC，第六MOS功率管M6的漏极与第八MOS功率管M8的漏极连接后作为所述POE整流桥电路的第四输入端CTD；
第五三极管Q5和第六三极管Q6均为NPN三极管，第七三极管Q7和第八三极管Q8均为PNP三极管；第五MOS功率管M5和第六MOS功率管M6均为PMOS功率管，第七MOS功率管M7和第八MOS功率管M8均为NMOS功率管；
所述POE整流桥电路的第三输入端CTC和第四输入端CTD构成所述POE整流桥电路的电源输入的第二组线对，这样第一组线对(即CTA、CTB)和第二组线对(即CTC、CTD)可构成POE的8PIN输入，从而构成双路的POE整流桥，这样可完全适应IEEE80 2.3af规定的两种线序供电方式。
本实施例中，为进一步使得第五三极管Q5至第八三极管Q8更好地导通和关断，还在这些三极管的基极和发射极之间并联电容器和电阻，即第五保护电路105还包括第十三电阻R13和第十三电容器C13，第十三电容器C13和第十三电阻R13均并联于第五三极管Q5的基极与发射极之间；第六保护电路106还包括第十四电阻R14和第十四电容器C14，第十四电容器C14和第十四电阻R14均并联于第六三极管Q6的基极与发射极之间；第七保护电路107还包括第十五电阻R15和第十五电容器C15，第十五电容器C15和第十五电阻R15均并联于第七三极管Q7的基极与发射极之间；第八保护电路108还包括第十六电阻R16和第十六电容器C16，第十六电容器C16和第十六电阻R16均并联于第八三极管Q8的基极与发射极之间。
还有，为提高所述POE整流桥电路的工作稳定性和可靠性，还在每只稳压二极管上再并联一只稳压二极管，即具体实施时，第五保护电路105还包括第十七稳压二极管VT17，第十七稳压二极管VT17的阳极与第十三稳压二极管VT13的阳极连接，第十七稳压二极管VT13的阴极与第十三稳压二极管VT13的阴极连接；第六保护电路106还包括第十八稳压二极管VT18，第十八稳压二极管VT18的阳极与第十四稳压二极管VT14的阳极连接，第十八稳压二极管VT18的阴极与第十四稳压二极管VT14的阴极连接；第七保护电路107还包括第十九稳压二极管VT19，第十九稳压二极管VT19的阳极与第十五稳压二极管VT15的阳极连接，第十九稳压二极管VT19的阴极与第十五稳压二极管VT15的阴极连接；第八保护电路108还包括第二十稳压二极管VT20，第二十稳压二极管VT20的阳极与第十六稳压二极管VT16的阳极连接，第二十稳压二极管VT20的阴极与第十六稳压二极管VT16的阴极连接。
本实施例中，为进一步将两路POE整流桥更好地隔离和保护，具体实施时，所述POE整流桥电路还包括第九保护电路109，第九保护电路109包括第十七电阻、第十八电阻、第九开关二极管VD9和第九三极管Q9；其中，第九三极管Q9的基极通过第十七电阻R17连接到所述POE整流桥电路的正输出端48V+、集电极与第一三极管Q1的发射极连接、发射极通过第十八电阻R18连接到第三三极管Q3的发射极；第九开关二极管VD9的阴极与第九三极管Q9的基极连接、阳极与第九三极管Q9的发射极连接；第九三极管Q9为NPN三极管。
另外，为获得更好电性能，第五MOS功率管M5与第七MOS功率管M7为对管，第六MOS功率管M6与第八MOS功率管M8为对管。
虽然以上描述了本实用新型的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本实用新型的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本实用新型的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本实用新型的保护范围。