一种图像信息采集装置的制作方法

本实用新型涉及图像处理技术领域，具体涉及一种图像信息采集装置。

背景技术：

在现代工业自动化生产中，涉及到各种各样的检验、生产监视及零件识别应用，通常人眼无法连续、稳定地完成这些带有重复性和智能型的工作，由此开始使用摄像头来采集图像。

目前，主要有两种对图像信息采集和处理的方式，包括：一是利用CCD摄像头和图像采集卡，通过A/D转换器将模拟信号转化为数字信号，此方法虽利用丰富的PC机硬件资源，软件开发简单的特点，但是整个系统连接复杂，不利于小型化，稳定性不高；二是采用CCD 或CMOS摄像头采集图像，再利用DSP+FPGA进行图像处理，此方法利用具有高数字处理能力的DSP和支持外设能力的FPGA，实现了数字图像采集与处理，但是国内生产的高速图像采集系统及装置大部分不能独立工作，需要依托于服务器，且集成度交底，偏于携带的高数图像信息采集装置。

技术实现要素：

本实用新型的目的在于克服现有技术中存在的上述问题，提供一种图像信息采集装置，是集图像信息的采集、存储和实时显示、能独立工作的信息采集装置，且集成度高也便于携带使用。

为实现上述技术目的，达到上述技术效果，本实用新型是通过以下技术方案实现：

一种图像信息采集装置，包括控制箱体、CMOS图像传感器、VGA 显示器、FPGA处理器和SDRAM缓存器，所述控制箱体前端固定安装VGA 显示器与控制箱体内安装的FPGA处理器相连，前端的上下侧安装CMOS 图像传感器与FPGA处理器相连，FPGA处理器上的扩展接口上安装有SD 存储卡，控制箱体内部后端SDRAM缓存器，控制箱体后端设置供电导线与电源连接或在控制箱体上安装光伏发电板为信息采集装置供电；

所述CMOS图像传感器前端的成像模块通过镜头配套的机械底座与镜头连接；

优选的，所述镜头的参数为25mm 1:1.4，C-Mount标准接口，机械底座为长5cm，宽5cm，高4cm的机械底座。

本实用新型的工作原理：本实用新型前端安装CMOS图像传感器作为成像部分，采用箱体内安装的FPGA处理器作为核心控制器，PGA处理器负责配置CMOS图像传感器的采集参数，控制其将光信号转换为电信号，FPGA处理器能对采集到的图像进行预处理，并将预处理过的图像缓存到SDRAM缓存器内，最终通过VGA显示器上显示，并将数据存入 FPGA处理器扩展接口上的SD卡存储。

本实用新型的有益效果：本实用新型图像信息采集装置，通过控制箱体上安装的CMOS图像传感器、VGA显示器、FPGA处理器和SDRAM 缓存器，是集图像信息的采集、存储和实时显示、能独立工作的信息采集装置，且集成度高也便于携带使用。

当然，实施本实用新型的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型所述图像信息采集装置的结构示意图；

图2为本实用新型所述图像信息采集装置的原理图；

附图中，各标号所代表的部件列表如下：

1-控制箱体，2-CMOS图像传感器，3-VGA显示器，4-SDRAM缓存器，5-FPGA处理器，6-供电导线，7-电源。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

如图1-2所示，一种图像信息采集装置，包括控制箱体1、CMOS 图像传感器2、VGA显示器3、FPGA处理器5和SDRAM缓存器4，所述控制箱体1前端固定安装VGA显示器3与控制箱体1内安装的FPGA处理器5相连，前端的上下侧安装CMOS图像传感器2与FPGA处理器5相连，FPGA 处理器上的扩展接口上安装有SD存储卡，控制箱体1内部后端SDRAM 缓存器4，控制箱体1后端设置供电导线6与电源7连接或在控制箱体1 上安装光伏发电板为信息采集装置供电；

所述CMOS图像传感器2前端的成像模块通过镜头配套的机械底座与镜头连接；

其中，镜头的参数为25mm 1:1.4，C-Mount标准接口，机械底座为长5cm，宽5cm，高4cm的机械底座。

本实用新型前端安装CMOS图像传感器2作为成像部分，CMOS图像传感器2前端的成像模块通过镜头配套的机械底座与镜头连接；镜头的参数为25mm 1:1.4，C-Mount标准接口，机械底座为长5cm，宽5cm，高4cm的机械底座，采用安森美半导体公司的LUPA300型高数速摄像头，在FPGA时钟脉冲的作用下，完成图像信号采集、片内模拟数字信号转换、信号放大处理、数字信号输出；

采用箱体内安装的FPGA处理器作为核心控制器，选择Altera Cyclone系列FPGA EP4CE15F17C8N，功耗交底，具有强大的IP核，引入集成收放器，简化了电路板设计与构成，降低成本；

FPGA时序驱动和控制部分包括核心板与前端LUPA300的连接：当系统上电复位完成后，FPGA产生开始采集工作的触发信号，FPGA开始通过SPI总线配置LUPA300各个寄存器的参数,以控制采集时钟、是否开窗口及亚采样、积分时间等,这时传感器LUPA300的复位信号持续有效,当16个LUPA300内部的寄存器一次配置成功,LUPA300复位信号无效时，LUPA300依据预先设定的模式进行图像的采集，并输出行有效信号LVAL和帧有效信号FVAL、表征数据有效的数据有效信号Dvaild 以及10位数字信号。FPGA提供传感器采集图像数据的全局时钟和复位信号，并将LUPA300型图像传感器采集的图像信号送入后端的缓存模块，以达到实时显示和最终存储的目的；

采用SDRAM缓存器4作为图像缓存的介质，SDRAM的信号线可以直接与处理器连接，SDRAM缓存器4的内部是一个存储阵列，采用Hynix 公司的HY57V283220T-6型号；

将采集到的图像数据存储到SD卡存储，SD存储卡安装在FPGA处理器5上的扩展接口，由FPGA对SD卡进行配置，控制数据导入SD卡；

控制其将光信号转换为电信号，FPGA处理器能对采集到的图像进行预处理，并将预处理过的图像缓存到SDRAM缓存器内，最终通过VGA 显示器上显示，并将数据存入SD卡存储。

本实用新型图像信息采集装置，通过控制箱体上安装的CMOS图像传感器、VGA显示器、FPGA处理器和SDRAM缓存器，是集图像信息的采集、存储和实时显示、能独立工作的信息采集装置，且集成度高也便于携带使用。

在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上公开的本实用新型优选实施例只是用于帮助阐述本实用新型。优选实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本实用新型。本实用新型仅受权利要求书及其全部范围和等效物的限制。