基于FPGA的视频解码器IP软核验证装置的制作方法

本实用新型涉及一种基于FPGA的视频解码器IP软核验证装置。

背景技术：

现代数字集成电路设计中，芯片IP软核验证已经越来越重要，视频解码器IP软核的验证属于视频解码芯片设计过程中的前端验证，IP软核验证的成败直接影响到了视频解码器核心测试性能。如果功能验证方法不合适，就会影响到视频解码器性能发挥和验证结果的稳定性。

目前常用的IP软核验证方法主要有软件验证和硬件验证两种。

软件验证一般是基于RVM或UVM高级验证方法学，使用Systems Verilog或Verilog HDL语言编写测试文件（testbench），在Synopsys的VCS、Mentor的ModelSim等EDA软件上搭建验证平台，通过对每个子模块验证以及覆盖率分析，完成对整个系统的验证。软件验证着重于验证解码系统的逻辑功能是否正确，其优点是验证平台的可重用性好，可以移植到其他的解码器系统，但是并不能验证视频解码后输出画面质量的优劣，此外软件验证方法也无法完全准确地模拟出视频解码器硬件工作环境。

硬件验证一般是将视频解码器IP软核代码下载到FPGA开发板，将待测视频文件作为输入码流数据源，用显示器输出解码后的画面，其优点是可以直观验证解码器IP软核实时解码性能，但是无法将输出的解码数据与期望值进行比较来验证解码器逻辑功能是否正确。

技术实现要素：

本实用新型的目的在于提供一种基于FPGA的视频解码器IP软核验证装置，该装置实现了具有可重用性好，可批量验证，可以实时演示解码性能，并能够对解码性能做出主观和客观评价。

为实现上述目的，本实用新型的技术方案是：一种基于FPGA的视频解码器IP软核验证装置，包括FPGA开发板、第一SD卡、第二SD卡、FPGA调试器、视频DA转换器、VGA显示器、第一SDRAM、第二SDRAM，所述FPGA开发板包括视频解码器、第一SD卡驱动器、第二SD卡驱动器、调试接口、第一SDRAM控制器、第二SDRAM控制器、YUV转RGB模块、VGA控制器，所述视频解码器分别通过第一SD卡驱动器、第一SDRAM控制器、第二SDRAM控制器与第一SD卡、第一SDRAM、第二SDRAM连接，第一SDRAM还通过第二SD卡驱动器与第二SD卡连接，调试接口与FPGA调试器连接；第二SDRAM通过YUV转RGB模块、VGA控制器、视频DA转换器与VGA显示器连接。

在本实用新型一实施例中，还包括一与所述第一SD卡、第二SD卡、FPGA调试器连接的上位机。

在本实用新型一实施例中，所述FPGA开发板还包括一与所述视频解码器连接的按键控制器，该按键控制器与一外接按键模块连接。

在本实用新型一实施例中，所述视频DA转换器采用ADV7123。

在本实用新型一实施例中，所述FPGA开发板采用EP4CE40F23C8N。

在本实用新型一实施例中，所述第一SDRAM、第二SDRAM均采用H5DU5162ETR-E3C。

在本实用新型一实施例中，所述第一SD卡、第二SD卡均采用SDHC。

相较于现有技术，本实用新型具有以下有益效果：本实用新型装置实现了具有可重用性好，可批量验证，可以实时演示解码性能，并能够对解码性能做出主观和客观评价。

附图说明

图1给出了验证装置框图。

图2给出了系统时钟配置图。

图3给出了验证装置工作流程图。

具体实施方式

下面结合附图，对本实用新型的技术方案进行具体说明。

本实用新型提供了一种基于FPGA的视频解码器IP软核验证装置，包括FPGA开发板、第一SD卡、第二SD卡、FPGA调试器、视频DA转换器、VGA显示器、第一SDRAM、第二SDRAM，所述FPGA开发板包括视频解码器、第一SD卡驱动器、第二SD卡驱动器、调试接口、第一SDRAM控制器、第二SDRAM控制器、YUV转RGB模块、VGA控制器，所述视频解码器分别通过第一SD卡驱动器、第一SDRAM控制器、第二SDRAM控制器与第一SD卡、第一SDRAM、第二SDRAM连接，第一SDRAM还通过第二SD卡驱动器与第二SD卡连接，调试接口与FPGA调试器连接；第二SDRAM通过YUV转RGB模块、VGA控制器、视频DA转换器与VGA显示器连接。还包括一与所述第一SD卡、第二SD卡、FPGA调试器连接的上位机。所述FPGA开发板还包括一与所述视频解码器连接的按键控制器，该按键控制器与一外接按键模块连接。

所述视频DA转换器采用ADV7123。所述FPGA开发板采用EP4CE40F23C8N。所述第一SDRAM、第二SDRAM均采用H5DU5162ETR-E3C。所述第一SD卡、第二SD卡均采用SDHC。

以下为本实用新型的具体实现过程。

本实用新型的验证装置框图如图1所示，为使验证系统能够方便地移植到其他FPGA上以适应不同分辨率或视频接口的视频解码器IP软核验证，系统时钟源由FPGA自带锁相环宏模块IP将板载时钟源经过二分频得到本次验证系统所需要的时钟端口c0和c1，系统时钟配置图如图2所示。

验证系统由四个部分构成：

第一部分为上位机、两张SD卡、两个SD卡驱动器、FPGA调试/下载器；

第二部分为按键及按键控制器、两个SDRAM及两个SDRAM控制器；

第三部分为YUV转RGB、VGA控制器及VGA显示器、视频DA转换器。

验证系统中各部分功能如下所述：

第一部分

1）上位机

上位机采用装有Windows操作系统的PC机，负责将视频解码器IP软核下载到FPGA开发板上，以及将待测视频文件作为输入码流数据源拷贝到SD卡（1）中。

上位机将主观评测完毕时存入SD卡（2）中的解码后有缺陷的帧和解码后视频码流读出，将硬件解码得到的码流文件与上位机软件解码得到的码流文件作自动化对比，来验证视频解码器IP软核的逻辑功能是否正确，查找产生解码缺陷的原因。

在上位机中的视频编解码软件可以选择JM86、HM16.7等。具体使用哪款编解码软件可以视验证需求灵活选择，这些视频编解码软件负责根据所验证的解码器IP软核性能和验证需求对原始视频编码得到待测视频文件，并对待测视频文件进行解码得到软件解码码流文件。

在上位机中计算每帧图像的PSNR值，将保存进SD卡（2）的视频解码后码流与原始视频码流数据一同输入到图像PSNR计算软件，作为解码器客观评价的评判条件。

2）SD卡

SD卡作为存储大容量待测视频文件的低成本、大容量存储器。与此同时，还用来存储主观评测时提取的有缺陷的帧数据以及解码后的视频码流。

3）SD卡驱动器

为了上位机方便地读取SD卡数据、向SD卡写入数据，数据以文件的形式存储在SD卡中，所以SD卡需要格式化为FAT32文件系统，SD卡驱动器需要挂载FAT32文件系统。通过在视频解码器验证体系结构中使用SD卡驱动器挂载FAT32文件系统，可以无需转换数据格式而直接读取待测视频文件，占用逻辑资源较少而且独立于解码核，方便调试。

此外，验证系统中SD卡及其驱动器可以根据待测试视频的分辨率和码率灵活选择。高清及其以上分辨率的视频解码需要更高的数据吞吐速率，可以选择传输速率更快的SD3.0或4.0版本的SDHC卡或SDXC，在SD模式下进行数据传输。标清及其以下分辨率的视频解码数据吞吐率不高，可以选择SD2.0版本的SD卡，在SPI模式下进行数据传输，节约片上逻辑资源。

4）FPGA调试/下载器

将视频解码器的RTL代码通过FPGA调试/下载器（USB-Blaster或JTAG接口）下载进FPGA开发板的工具。FPGA调试器使用内置的USB Blaster电路下载代码或数据，可选择的工作模式有AS模式和JTAG模式。

第二部分

1）按键及按键控制器

按键用来在对解码器性能进行主观评价时选取有缺陷的帧数据，当按键按下后播放的待测视频暂停在当前帧，当前帧文件名添加后缀“flaw”后存入SD卡（2）中。

2）SDRAM及SDRAM控制器

VGA显示器及其控制器模块需要使用SDRAM作为解码器IP软核输出解码像素的缓存。根据所验证的视频解码器IP软核性能，选取SDRAM位宽。SDRAM用来缓存解码出的视频数据。

视频解码器验证体系结构中解码器模块解码后输出的码流在SDRAM控制器的控制下送入SDRAM中暂存。

第三部分

1）YUV转RGB

YUV转RGB模块负责将YUV（YCbCr）色彩空间格式的数据转换成RGB格式。

2）VGA控制器及VGA显示器

VGA控制器模块完成对VGA显示时序的控制。VGA控制器模块中主要功能是由水平同步和垂直同步这两个计数器完成。在系统时钟的控制下，VGA控制器模块根据时序将数据送入视频DA转换器（本设计中采用ADV7123芯片），VGA控制器和VGA显示器将解码后的视频在VGA显示器上播放，以便于验证时对输出画面质量的优劣进行主观评价。

3）视频DA转换器

由VGA显示器显示解码后的视频。把解码器模块输出的数字信号转换成模拟信号（R，G，B）。

装置中各部分之间的连接关系如下所述：

上位机中的视频解码器IP软核代码经由FPGA调试器将RTL代码下载进FPGA开发板。上位机读/写SD卡，将编码后的待测视频文件写入SD（1）卡，从SD卡（2）中读取主观评测提取的有缺陷的帧数据和解码后视频码流，计算每帧图像的PSNR值。

SD卡驱动器在SD卡上建立FAT32文件系统，使视频解码器IP软核可以从SD卡（1）中直接读取待测视频文件，并将主观评测提取的有缺陷的帧数据和解码后视频码流写入SD（2）卡。

视频解码器中的控制模块将解码待测视频后的码流经由两个SDRAM控制器分别送入两片SDRAM中暂存。

SDRAM（2）中暂存的码流输入到YUV转RGB模块中将YUV格式的数据转换为RGB格式数据，在VGA控制器模块的控制下根据时序将RGB格式数据送入视频DA转换器后在VGA显示器上播放解码后的视频。

SDRAM（1）中暂存的码流经SD卡驱动器（2）存入SD卡（2）。在主观评测时，用按键确认有缺陷的帧，视频播放暂停，有缺陷的帧数据保存成图像文件并添加后缀“flaw”后经SD卡驱动器（2）存入SD卡（2）中。

验证装置工作流程图如图3所示，工作流程如下所述：

1）上位机将视频解码器IP软核下载到FPGA开发板上，使用视频编解码软件对原始视频编码得到待测视频文件，并对待测视频文件进行解码得到软件解码码流。将待测视频文件通过SD卡驱动器（1）写入SD卡（1）。

2）复位视频解码器IP软核验证系统。SD卡驱动器（1）从SD卡（1）中将视频文件读出，作为视频解码器的输入码流数据。视频解码器软核对视频文件进行解码，解码器模块解码后输出的码流在SDRAM控制器的控制下分别送入两个SDRAM中暂存。

3）SDRAM（2）中暂存码流输入到YUV转RGB模块中将YUV格式的数据转换为RGB格式数据，在VGA控制器模块的控制下根据时序将RGB格式数据送入视频DA转换器后在VGA显示器上播放解码后的视频。

4）SDRAM（1）中的暂存码流经SD卡驱动器（2）存入SD卡（2）。在主观评测时，用按键确认有缺陷的帧，此时视频播放暂停，将有缺陷的帧数据保存成图像文件经SD卡驱动器（2）存入SD卡（2）。

5）上位机将主观评测完毕时存入SD卡（2）中的有缺陷的帧和解码后视频码流读出，其中解码后码流与上位机软件解码得到码流文件做自动化对比，可以验证视频解码器IP软核的逻辑功能是否正确，通过观察研究有缺陷的帧找出视频解码器IP软核中未能正常工作的模块，进行进一步优化。上位机中将保存进SD卡（2）的视频解码后码流与原始视频码流一同输入到PSNR计算软件，计算每帧图像的PSNR值，作为解码器客观评价的评判条件。

以上是本实用新型的较佳实施例，凡依本实用新型技术方案所作的改变，所产生的功能作用未超出本实用新型技术方案的范围时，均属于本实用新型的保护范围。