本发明要求于2017年2月6日提交的编号为62/455057的“nrldpcredundancyversiondesign”的美国临时专利申请的权益。所述美国临时专利申请的全部内容通过引用并入本文中。本发明的
技术领域：
：是关于无线通信技术，更具体地说，关于无线通信技术中的纠错码(errorcorrectingcode)。
背景技术：
：本文所提供的背景描述是为了总体上呈现本发明的背景。目前提到的发明人的工作(就本背景部分中描述的工作而言)，以及描述中在提交时可能不符合现有技术的方面的内容既不明确地也不隐含地被承认为针对本发明的现有技术。在无线通信中，电磁信号被用于传送数字数据。数字数据因各种原因而可能被错误地递送。在一示例中，例如因噪声、信号失真、干扰等，数字数据中的一些比特可能被破坏。在无线通信技术中可以使用纠错码来控制通过不可靠或有噪声的通信信道的数据传送中的错误。技术实现要素：本发明各个方面提供了一种包括发送电路和处理电路的装置。所述发送电路被配置成发送无线信号。所述处理电路被配置成，利用被配置用于增量冗余的代码对信息比特组进行编码，以生成包括所述信息比特和奇偶校验比特的码字。而且，所述处理电路被配置成，在循环缓冲区中缓冲所述码字，基于从根据与所述信息比特组相关联的先前发送的场景评估的多个冗余版本中选择的一个冗余版本，确定所述循环缓冲区中的开始位置，以及经由所述发送电路从所述开始位置发送所述码字的选定部分。在一示例中，所述处理电路被配置成，从所述码字中对一部分所述信息比特打孔(puncture)，并且在所述循环缓冲区中缓冲所述经打孔码字。根据本发明的一方面，所述处理电路被配置成，利用被配置用于增量冗余的低密度奇偶校验(ldpc)码对所述信息比特组进行编码。在一示例中，所述装置包括接收电路，该接收电路被配置成，接收由另一装置选择的所述冗余版本。在一实施方式中，所述处理电路被配置成，基于指示追加合并方案(chasecombiningscheme)的所述冗余版本来确定所述开始位置。在另一实施方式中，所述处理电路被配置成，基于指示从最后发送延续的所述冗余版本来确定所述开始位置。在一些示例中，所述处理电路被配置成，基于对所述循环缓冲区中的位置的冗余版本的预定义关系来确定所述开始位置。在一示例中，所述处理电路被配置成，确定作为与所选择的冗余版本相关联的预定固定值的所述开始位置。在另一示例中，所述处理电路被配置成，基于所述信息比特的大小和所述码字的大小中的至少一个以及与所选择的冗余版本相关联的预定义比率来确定所述开始位置。在另一示例中，所述处理电路被配置成，基于与所选择的冗余版本相关联的预定义整数，以及被用于构造所述ldpc码的提升因子，来确定所述开始位置。本发明各方面提供了一种通信方法。该方法包括以下步骤：通过装置的处理电路，利用被配置用于增量冗余的代码对信息比特组进行编码来生成包括所述信息比特和奇偶校验比特的码字；在循环缓冲区中缓冲所述码字；基于从根据与所述信息比特组相关联的先前发送的场景评估的多个冗余版本中选择的冗余版本，确定所述循环缓冲区中的开始位置；以及经由所述装置的发送电路从所述开始位置发送所述码字的选定部分。附图说明下面参照下列图，对提出作为示例的本发明各种实施例进行详细描述，其中，相同数字表示相同部件，并且其中：图1示出了根据本发明实施方式的示例性通信系统100的框图；图2示出了根据本发明实施方式的混合冗余版本设计的图；图3示出了根据本发明实施方式的基带处理电路320的框图；图4示出了根据本发明实施方式的基带处理电路470的框图；图5示出了概述根据本发明实施方式的示例进程500的流程图；以及图6示出了概述根据本发明实施方式的示例进程600的流程图。具体实施方式在无线通信中使用重发来提供可靠通信。增量冗余(incrementalredundancy，ir)方案是用于重发以进一步改进性能的方案之一。增量冗余方案可以在每次重发中发送附加冗余信息。附加冗余信息的选择可以由冗余版本(redundancyversion，rv)来指示。本发明各个方面提供了一种混合冗余版本设计，其定义适合于不同重发场景的多个冗余版本，例如数据解码失败场景、控制解码失败场景、确认失败场景、占先场景等。在重发之前，确定当前重发场景，并相应地选择适合当前重发场景的冗余版本。基于确定的冗余版本，然后执行重发。图1示出了根据本发明实施方式的示例性通信系统100的框图。通信系统100包括进行无线通信的第一电子装置110和第二电子装置160。第一电子装置110和第二电子装置160被配置成发送携带数字数据的无线信号并响应于接收失败而执行重发。在一些实施方式中，数字数据被编码，并且编码数据被配置成根据混合冗余版本设计形成多个冗余版本。所述多个冗余版本可以被选择用于数字数据的初始发送或重发。对于重发场景，检测重发的原因。基于该重发原因，从所述多个冗余版本中选择一个冗余版本。然后，基于所选冗余版本执行重发。通信系统100可以是使用合适的无线通信技术的任何合适的无线通信系统，如第二代(2g)移动网络技术、第三代(3g)移动网络技术、第四代(4g)移动网络技术、第五代(5g)移动网络技术、全球移动通信系统(gsm)、长期演进(lte)、新无线电(nr)接入技术、无线局域网(wlan)等。在一示例中，第一电子装置110和第二电子装置160中的一个是电信服务提供商的接口节点，而另一电子装置是终端装置。例如，第一电子装置110是接口节点，而第二电子装置160是终端装置，或者第一电子装置110是终端装置，而第二电子装置160是接口节点。在一示例中，接口节点(如基站收发台、nodeb、演进nodeb(enb)、下一代nodeb(gnb)等)包括硬件组件和软件组件，该硬件组件和软件组件被配置成，能够实现接口节点与已经预订了电信服务提供商的服务的电子装置之间的无线通信。接口节点适当地与电信服务提供商的其它节点(如核心节点、其它接口节点等)耦接。在一示例中，终端装置是终端用户用于移动通信的用户设备，如蜂窝电话、智能电话、平板计算机、膝上型电脑、可佩戴装置等。在另一示例中，终端装置是固定装置，如台式计算机。在另一实施例中，终端装置是机器型通信装置，如无线传感器、物联网(iot)装置等。在一些示例中，第一电子装置110需要向第二电子装置160发送数据单元，如具有信息比特组的码块。第一电子装置110对该数据单元进行编码以生成编码数据单元。在一示例中，编码数据单元包括该数据单元中的信息比特，并且包括携带用于纠错的冗余信息的奇偶校验比特。根据本发明一方面，第一电子装置110使用混合冗余版本设计来在编码数据单元中定义多个冗余版本。图2示出了根据本发明实施方式的混合冗余版本设计的图200。图200示出了具有信息比特组的码块211。码块211被编码以生成编码块210。编码块210包括该信息比特组和奇偶校验比特212。在一示例中，编码块210的一部分(举例来说，如由215所示的一部分信息比特)被打孔，并且将编码块210的其余部分(如217所示)缓冲在循环缓冲区220中。在一示例中，通过在存储器装置中分配存储空间以形成循环缓冲区来实现循环缓冲区220。在一些示例中，循环缓冲区220被称为虚拟循环缓冲区。在图2的示例中，根据混合冗余版本设计来配置循环缓冲区220中的编码块，以形成多个冗余版本rv0-rv4。在图2的示例中，冗余版本rv0-rv2是具有预定索引的冗余版本，并且冗余版本rv3和rv4取决于最后发送(或最后重发)的冗余版本。在一示例中，冗余版本rv0-rv2根据开始位置进行定义。在图2的示例中，冗余版本rv0由221所示的开始位置进行定义，冗余版本rv1由222所示的开始位置来定义，而冗余版本rv2由223所示的开始位置来定义。在一实施方式中，该开始位置由固定值指示。在一示例中，该固定值指示循环缓冲区220中的冗余版本rv0-rv2的开始位置。在另一示例中，开始位置基于针对总大小的比率来定义。在一示例中，总大小可以是码块211的大小、编码块210的大小、或者循环缓冲区220的大小。在另一示例中，信息比特基于ldpc码来编码。在一些示例中，使用从模板构造的特定类别的ldpc码，该模板被称为原型图(protograph)，并且该特定类别的ldpc码被称为原型ldpc码。原型图用作构造大小不同的ldpc码的蓝图。可以基于提升因子(z)生成原型ldpc码，并且可以将提升因子用于指示原型图的大小。冗余版本rv0-rv2的开始位置被定义为与提升因子成比例。在一示例中，冗余版本的开始位置由整数个提升因子标识。而且，在图2的示例中，冗余版本rv3被定义接续针对码块的最后发送的冗余版本。例如，当最后发送具有冗余版本rv0，并且冗余版本rv3被用于下一次重发时，如231所示，下一次重发(对应于冗余版本rv3)在冗余版本rv0的最后比特之后开始。当最后发送具有冗余版本rv2并且冗余版本rv3被用于下一次重发时，如233所示，下一次重发(对应于冗余版本rv3)在冗余版本rv2的最后比特之后开始。而且，在图2的示例中，冗余版本rv4被定义为重复针对码块的最后发送的冗余版本。例如，当最后的发送具有冗余版本rv0并且冗余版本rv4被用于下一次重发时，下一次重发(对应于冗余版本rv4)具有与冗余版本rv0相同的冗余版本，并且在与冗余版本rv0相同的开始位置221处开始。当最后发送具有冗余版本rv2并且冗余版本rv4被用于下一次重发时，下一次重发(对应于冗余版本rv4)具有与冗余版本rv2相同的冗余版本，并且在与冗余版本rv2相同的开始位置223处开始。返回参照图1的示例，第一电子装置110进行具有初始冗余版本(rv0)的第一发送151。在一示例中，初始冗余版本包括数据单元的信息比特和一部分奇偶校验比特。第一发送151发送携带初始冗余版本的无线信号。第二电子装置160接收携带初始冗余版本的无线信号。所接收无线信号可能例如因噪声、信号失真、干扰等而被破坏。第二电子装置160对所接收信号进行解码，并且基于该部分奇偶校验比特来执行纠错。在一示例中，当第二电子装置160成功纠正所有错误时，第二电子装置160发送携带确认信号(ack)的无线信号152以指示解码成功。然而，当第二电子装置160未能纠正所有错误时，第二电子装置160发送携带否认信号(nack)的无线信号152以指示解码失败。在一些实施方式中，第一电子装置110被配置成检测重发场景，并确定重发场景的原因。在一示例中，第一电子装置110响应于编码数据单元的冗余版本的先前发送/重发来接收无线信号152，并且检测由无线信号152携带的nack。第一电子装置110可确定第二电子装置160未能对数据单元进行解码(称为数据解码失败场景)，且需要重发。在另一示例中，第一电子装置110接收在发送期间被破坏的无线信号152。第一电子装置110识别被损坏的无线信号152携带反馈信息，但未能确定被损坏的无线信号152是否携带ack或nack。第一电子装置110确定确认失败场景，并且需要重发。在另一示例中，第一电子装置110未接收响应于第一发送151的、携带ank或nack的无线信号152。例如，第一电子装置110是gnb，并且第一发送151包括具有编码数据单元的初始冗余版本的控制信息(例如，下行链路控制信息)。该控制信息指示第一发送151向第二电子装置160运送数据。第二电子装置160未能对控制信息进行解码，并且未识别第一发送151携带的目的地为第二电子装置160的数据。因此，第二电子装置160未响应第一发送151。在该示例中，当第一电子装置110未接收到响应于第一发送151的任何反馈信号时，第一电子装置110检测到控制解码失败场景，并且需要重发。在另一示例中，第一电子装置110检测到可能导致接收失败的占先场景(pre-emptionscenario)，并且需要重发。在一示例中，第一电子装置110是gnb，并且需要将信息发送至安装在车辆上的电子装置(未示出)，并且针对车辆上的电子装置的发送被分类为超可靠且低延迟(urllc)发送。第一电子装置110然后重写第一发送151中的一些无线电资源所携带的信息以确保urllc发送。因此，第一电子装置110检测可能导致接收失败的占先场景，并且需要重发。根据本发明的一方面，第一电子装置110基于重发原因选择冗余版本，并且根据所选冗余版本进行第二发送153。在一示例中，当第一电子装置110检测到数据解码失败场景时，第一电子装置110选择冗余版本rv3。当第一电子装置110检测到确认失败场景时，第一电子装置110选择冗余版本rv0-rv2中的一个。当第一电子装置110检测到控制解码失败场景时，第一电子装置110选择冗余版本rv4。当第一电子装置110检测到占先场景时，第一电子装置110选择冗余版本rv4。应注意到，在一些实施方式中，第二电子装置160检测重发场景，确定重发原因并相应地选择冗余版本。第二电子装置160可以向第一电子装置110发送指示所选冗余版本的信号。因此，第一电子装置110可以根据所选冗余版本来执行重发。在图1的示例中，第一电子装置110发送数据单元，并且第二电子装置160接收数据单元。应注意到，第二电子装置160可以被配置成发送数据单元，并且第一电子装置110可以被配置成在该示例中以相同或相似方式接收数据单元。具体而言，在图1的示例中，第一电子装置110包括耦接在一起的第一收发器113和第一基带处理电路120。第一电子装置110包括其它合适的组件，例如处理器111、存储器112等。在图1的示例中，这些组件通过总线架构耦接在一起。应注意到，可以使用其它合适的互连技术。第二电子装置160包括耦接在一起的第二收发器163和第二基带处理电路170。第二电子装置160包括其它合适的组件，例如处理器161、存储器162等。在图1的示例中，这些组件通过总线架构耦接在一起。应注意到，可以使用其它合适的互连技术。而且，在该示例中，第一基带处理电路120包括耦接在一起的发送处理电路130、接收处理电路145以及控制电路140。控制电路140包括混合rv控制模块142，该混合rv控制模块被配置成，检测重发场景，确定重发原因，并在用于重发的混合冗余设计中选择一个冗余版本。第二基带处理电路170包括耦接在一起的接收处理电路180、发送处理电路195以及控制电路190。第一收发器113被配置成接收和发送无线信号。在一示例中，第一收发器113包括接收电路rx116和发送电路tx115。接收电路rx116被配置成响应于天线114捕获的电磁波而生成电信号，并处理该电信号以从该电信号提取数字采样。例如，接收电路rx116可以滤波、放大、下变频、以及数字化电信号以生成数字采样。接收电路rx116可以将数字采样提供给第一基带处理电路120以供进一步处理。在一示例中，发送电路tx115被配置成从第一基带处理电路120接收数字流(例如，输出采样)，处理该数字流以生成射频(rf)信号，并使天线114在空中发射电磁波以运送数字流。在一示例中，发送电路tx115可以将数字流转换成模拟信号，并且将模拟信号放大、滤波以及上变频以生成rf信号。在一些实施方式中，发送处理电路130被配置成接收传输块(例如，数据包)，并且生成与传输块对应的数字流。在一示例中，处理器111执行软件指令以形成协议栈的上层(例如，数据链路层、网络层、传输层、应用层等)，并且处理器111在协议栈之后生成传输块。在一示例中，协议栈上层的底部是数据链路层，数据链路层输出传输块，并且处理器111将传输块提供给第一基带处理电路120。在一示例中，第一基带处理电路120形成协议栈的物理层。发送处理电路130接收传输块并处理传输块以生成数字流，并将数字流提供给发送电路tx115以供发送。接收处理电路145被配置成从接收电路116接收数字采样并处理所接收的数字采样。在一示例中，发送处理电路130将传输块分割成多个码块。发送处理电路130然后根据适当的编码和调制方案来处理码块。例如，码块可以例如利用合适的信道编码技术来编码，例如，错误检测编码技术、速率匹配编码技术、低密度奇偶校验(ldpc)编码技术、极化编码技术等。经处理的码块被适当地调制和复用以生成数字流。例如，码块可以利用合适的调制技术来调制，如正交相移键控(qpsk)、正交幅度调制(qam)、16qam、64qam、256qam，并且可以利用合适的复用技术进行复用，如频分复用(fdm)、时分复用(tdm)、fdm和tdm的组合等等。另外，在图1的示例中，发送处理电路130被配置成基于来自控制电路140的控制信号来生成数字流。在一示例中，将码块编码并将经编码的码块例如在形成在存储器112中的循环缓冲区中加以缓冲。经编码的码块根据混合冗余版本设计(如图2所示的混合冗余版本设计)形成多个冗余版本。控制电路140可以确定一个冗余版本，并将该冗余版本提供给发送处理电路130。然后，发送处理电路130可以基于该冗余版本来生成数字流。具体来说，在一示例中，在发送编码块的冗余版本之后，控制电路140监视接收处理电路145针对响应于该发送的确认信号和/或否定信号。当控制电路140检测到nack时，控制电路140检测到数据解码失败场景，并相应地选择冗余版本。当控制电路140检测到反馈信号但不确信该反馈信号是否携带ack或nack时，控制电路140检测到确认失败场景，并相应地选择冗余版本。当控制电路140未检测到响应于该发送的任何反馈信号时，控制电路140检测到控制解码失败场景，并相应地选择冗余版本。控制电路140可以将控制信号提供给发送处理电路130，使得发送处理电路130可以基于所选冗余版本从循环缓冲区中选择编码块的一部分，并且处理所选部分以供下一次发送。类似地，第二收发器163被配置成接收和发送无线信号。在一示例中，第二收发器163包括接收电路rx166和发送电路tx165。接收电路rx166被配置成响应于天线164捕获的电磁波而生成电信号，并处理该电信号以从该电信号提取数字采样。例如，接收电路rx166可以将电信号滤波、放大、下变频以及数字化，以生成数字采样。接收电路rx166可以将数字采样提供给第二基带处理电路170以供进一步处理。在一示例中，发送电路tx165被配置成从第二基带处理电路170接收数字流(例如，输出采样)，处理该数字流以生成射频(rf)信号，并使天线164在空中发射电磁波以运送数字流。在一示例中，发送电路tx165可以将数字流转换成模拟信号，并且将模拟信号放大、滤波以及上变频，以生成rf信号。在图1的示例中，第二基带处理电路170被配置成，接收并处理从接收电路rx166接收的数字采样并将数字流提供给发送电路tx165。在一实施方式中，在第二基带处理电路170中，接收处理电路180被配置成接收数字采样，处理该数字采样以生成解码数据单元，并将该解码数据单元提供给处理器161以供进一步处理。在一示例中，处理器161执行软件指令以形成协议栈的上层，并且处理器161可以在协议栈之后处理解码的数据单元。在一示例中，第二基带处理电路170形成协议栈的物理层，由处理器161形成的上层的底部是数据链路层。物理层可以以传输块的形式输出数据单元并将传输块提供给数据链路层以供进一步处理。在一实施方式中，接收处理电路180接收初始发送的第一数字采样，解复用并解调制第一数字采样以生成第一接收码块，并且解码第一接收码块。在一示例中，当码块被成功接收时，第一个接收码块被无误地解码，接着第二电子装置160发送ack以通知第一电子装置110。然而，当码块被错误解码时，第二电子装置160发送nack以指示接收错误。应注意到，第一基带处理电路120和第二基带处理电路170可以分别利用各种技术来实现。在一示例中，基带处理电路被实现为集成电路。在另一示例中，基带处理电路被实现为执行软件指令的一个或更多个处理器。还应注意到，虽然在图1的实施例中使用了每装置的单个天线，但通信100可以被适当地修改成使用多输入多输出(mimo)天线技术。图3示出了根据本发明实施方式的示例性基带处理电路320的框图。在一示例中，基带处理电路320被用在第一电子装置110中的第一基带处理电路120的位置上。如图3所示，基带处理电路320包括耦接在一起的发送处理电路330和控制电路340。发送处理电路330包括耦接在一起的传输块解复用器(demux)331、码块编码器332、低密度奇偶校验(ldpc)编码器333、循环缓冲模块334、映射器335以及调制器336。控制电路340包括用于配置和控制基带处理电路320的操作的各种控制模块。在图3的实施例中，控制电路340包括打孔模式控制器341、混合rv控制器342等。传输块demux331被配置成接收数据分组的传输块，对传输块进行编码用于传输块级错误检测，并对编码传输块进行分割以输出多个码块。在一示例中，传输块demux331被配置成基于传输块来计算循环冗余校验(crc)比特，并且将crc比特添加到传输块中以生成编码传输块。而且，传输块demux331被配置成将编码传输块分割成多个码块。在一示例中，所述多个码块分别由码块编码器332、ldpc编码器333、循环缓冲模块334以及映射器335进行处理。应注意到，在另一示例中，码块编码器332、ldpc编码器333、循环缓冲模块334以及映射器335形成码块处理路径。基带处理电路320包括被配置成并行处理所述多个码块的多个码块处理路径。然后，调制器336可以复用来自多个码块处理路径的输出。在一示例中，码块编码器332被配置成接收码块，编码用于码块级错误检测的码块以生成crc码块。在一示例中，码块编码器332被配置成基于码块来计算循环冗余校验(crc)比特，并且将crc比特添加到码块中以生成crc码块。在一示例中，crc码块中的比特被称为信息比特。ldpc编码器333被配置成利用ldpc码对crc码块进行操作以启用纠错。在一示例中，ldpc码由包括组元0和1的奇偶校验矩阵定义。在一示例中，ldpc码是包括m行和n列的m×n矩阵，其中m和n是正整数。ldpc编码器333接收具有比特长度k＝n-m的信息比特(编码块)，并且基于ldpc码对信息比特进行编码以生成具有比特长度n的码字(编码信息比特)。在一示例中，码字中的前k个比特是信息比特，而其余比特是奇偶校验比特。根据本发明的一方面，ldpc码是作为原型ldpc码的子类的准循环ldpc(qc-ldpc)码。qc-ldpc码可以由基础矩阵(模板)和一个或多个移位系数表(shift-coefficienttable)构成。在一示例中，基础矩阵是相对较小的二元值矩阵。在基础矩阵的一位置处的二元值“1”表示可以在形成ldpc码的位置处构造准循环(qc)矩阵，而在基础矩阵的一位置处的二元值“0”指示可以在形成ldpc码的位置处构造零值矩阵。移位系数表包括基础矩阵中的用于构造qc矩阵的位置的列移位值。例如，如果移位系数表包括针对基础矩阵中的一位置的“0”，那么针对该位置的qc矩阵可以通过在单位矩阵中将列循环移位“0”列来构造。类似地，如果移位系数表包括针对基础矩阵中的一位置的“2”，那么针对该位置的qc矩阵可以通过在单位矩阵中将列循环移位“2”列来构造。qc矩阵的大小可以根据信息比特的长度进行调节。qc矩阵的大小被称为提升因子。循环缓冲模块334被配置成将码字缓冲在循环缓冲区中，并且基于冗余版本输出所缓冲的码字的选定部分。在一示例中，循环缓冲区形成在诸如存储器112的存储器中。在一示例中，分配存储器112中的存储器空间以形成循环缓冲区。在一些示例中，循环缓冲区被称为虚拟循环缓冲区。在一些实施方式中，码字被打孔，并且经打孔码字被缓冲在循环缓冲区中。在一示例中，两列信息比特值在缓冲之前被打孔。信息比特的打孔可以提供性能优势。符号的映射器335根据合适的调制方案将码块的所选部分(对应于所选冗余版本)映射至数据符号。接着，调制器336对该数据符号执行调制并生成输出采样。控制电路340可以将控制信号提供给发送处理电路330。例如，控制电路340向循环缓冲区模块334提供控制信号，以基于冗余版本来选择所缓冲码字的一部分。在一示例中，控制电路340接收从接收信号提取的冗余版本。在另一示例中，控制电路340检测重发场景，确定重发原因，并相应地选择冗余版本。应注意到，基带处理电路320可以利用各种技术来实现。在一示例中，基带处理电路320被实现为集成电路。在另一实施例中，基带处理电路320被实现为执行软件指令的一个或更多个处理器。图4示出了根据本发明实施方式的示例性基带处理电路470的框图。在一实施例中，基带处理电路470被用在第二电子装置160中的第二基带处理电路170的位置上。如图4所示，基带处理电路470包括耦接在一起的接收处理电路480、发送处理电路495以及控制电路490。如图4所示，接收处理电路480还包括耦接在一起的解调制器481、解映射器482、解码器484。控制电路490包括ack/nack生成器492。在一实施方式中，基带处理电路470接收对应于码块的冗余版本的初始发送的第一数字采样，并且处理第一数字采样以生成第一解码码块。例如，解调制器481被配置成接收第一数字采样，对第一数字采样执行解调制以在每个符号周期期间生成数据符号。解映射器482在每个符号周期期间分离用于子载波的数据符号，并分别确定用于该码块的数据符号，并将与该码块相对应的数据符号提供给解码器484。解码器484处理针对该码块的数据符号以解码该码块。例如，解码器484可以对所接收数据符号执行统计计算(如对数似然比计算)，并且在一示例中基于该统计计算来对码块进行解码。解码器484还可以例如基于码块级的错误检测来检查码块的解码是否成功。在图4的实施例中，错误检测结果被提供给ack/nack生成器492以生成ack或nack。发送处理电路495可以生成响应于ack或nack的数字采样。此外，解码器484被配置成组合来自相同或不同冗余版本的多个发送的所接收数据符号，并且基于所组合数据符号对码块进行解码。应注意到，基带处理电路470可以利用各种技术来实现。在一示例中，基带处理电路470被实现为集成电路。在另一示例中，基带处理电路470被实现为执行软件指令的一个或更多个处理器。图5示出了根据本发明实施方式的进程500的流程图。在一示例中，进程500由电子装置执行，例如图1的示例中的第一电子装置110。该进程在s501开始并且进行至s510。在s510，基于ldpc码对码块进行编码以生成码字。在图1的示例中，传输块被编码以添加crc比特。经编码的传输块被分割成多个码块。针对每个码块，第一电子装置110在码块中添加crc比特以生成crc码块。crc码块中的比特被称为信息比特。基于ldpc码对crc码块进行编码以生成码字。该码字包括信息比特和奇偶校验比特。在s520，将该码字打孔。在一示例中，两列信息比特被打孔以提高码率。在s530，缓冲经打孔码字。在一示例中，经打孔码字被缓冲在循环缓冲区中。经打孔码字被配置成，根据混合冗余版本设计形成多个冗余版本，例如图2所示的混合冗余版本设计。在s540，选择一个冗余版本。针对初始发送，选择初始冗余版本，例如rv0。在s550，发送所选冗余版本。在s560，第一电子装置110确定是否需要重发。如果需要重发，则该进程进行至s570；否则，该进程进行至s599并终止。在s570，确定重发原因(重发场景)，并且进程返回至s540，以基于该重发场景来选择冗余版本。图6示出了根据本发明实施方式的进程600的流程图。在一示例中，进程600由电子装置执行，例如图1的示例中的第二电子装置160。该进程在s601开始并且进行至s610。在s610，接收发送用于码块的冗余版本的无线信号。在s620，处理该无线信号，并且将码块解码。在s630，电子装置检测码块是否被成功解码。在一示例中，该码块包括crc比特，并且电子装置基于crc比特来检测错误。如果检测到错误，则该进程进行至s640；否则，该进程进行至s670。在s640，发送否认信号。在s650，接收重发用于该码块的另一冗余版本的无线信号。在s660，结合先前发送和重发以形成重发。基于所组合发送来解码该码块。接着，该进程返回至s630。在s670，发送确认信号，接着进程进行至s699并终止。当按硬件实现本发明时，该硬件可以包括分立组件、集成电路、专用集成电路(asic)等中的一个或多个。虽然已经结合本发明的作为示例提出的具体实施方式对本发明的各个方面进行了描述，但可以实施针对这些实施例的另选例、修改例和改变例。因此，本文所阐述的实施方式旨在例示而非限制。在不脱离下面阐述的权利要求书的范围的情况下，存在各种执行的改变。当前第1页12当前第1页12