本发明属于航空电子系统的设计领域，特别涉及航电系统内部各设备之间的时间同步设计。
背景技术：
随着国内航电系统的发展，尤其是军机航电系统技术水平向四代机的跨越，航电系统集成的功能越来越多，各功能之间对于高精度时钟同步的要求也越来越高。尤其是在体系化协同作战的背景下，实现不同平台之间以及平台内部各功能之间的高精度时钟同步，是提升体系协同能力的重要基础。
目前，在我国现役机型的航电系统中，虽然也有航电系统时钟同步的设计，但是普遍存在误差较大(毫秒级)、实现代价较高等问题。
技术实现要素：
发明目的：
为了解决当前国内航电系统内时钟同步误差较大的问题，本发明提出了一种基于航电光纤网络的多源高精度时统方案设计，以较小的代价实现航电系统内长时间的高精度时统。
技术实现要素：
本发明提出了一种设计方案，具体方案如下：
1、一种基于航电光纤网络的多源高精度同步装置，所述同步装置为时钟服务器，所述时钟服务器接收不同时钟源的数据并进行对准后，再将对准的时间统一广播给航电网络中的其它设备，实现系统中的时间同步。所述时钟服务器为一个航电系统内部的时钟服务器，时钟服务器接收gps、北斗、gnss、手动授时的数据；时钟服务器内采用一个实时时钟芯片来实现本地日历时钟存储、计时功能；当航电系统上电后，时钟服务器读取本地实时时钟芯片内的时间，来实现系统时间的初始化；时钟服务器还可通过光纤网络接收来自多功能显示器的时间信息设置。
优选地，所述时钟服务器通过多组rs485接口，接收不同时钟源的授时，每组rs485接口包括1路时间信息和1路秒脉冲信号；时间信息包含了年、月、日、时、分、秒、毫秒、微秒、纳秒等时间信息，秒脉冲用于对日期时间进行同步。
优选地，时钟服务器内采用一个独立的对时逻辑电路，对通过rs485接口接收的时间信息和秒脉冲信号进行处理，并进行时间维护；对时逻辑电路可接收处理器的软件指令，启动或停止对时，并将对时结果上报给软件读取。
优选地，在对时成功前，对时逻辑电路使用内部非易失性存储器中存储的本地时钟误差值△t对本地时间进行周期性校准；在对时成功后，对时逻辑电路使用秒脉冲信号对本地时间进行持续校准。
优选地，时钟服务器通过内置的fc子卡连接到光纤网络上，并将对时后的时间广播给网络中的其它设备；为了消除软件操作对时钟精度的影响，在对时逻辑电路与fc子卡之间设计一路rs485接口、一路10mhz脉冲信号、以及一路使能信号进行通信，并通过这些接口周期性向fc子卡发送rtc时间；对时逻辑电路与fc子卡电气连接采用rs485标准,时钟服务器作为板内时钟服务器时，pulse与data为输出接口；fc子卡作为板内时钟客户端时，clk为输出接口。
优选地，时钟服务器上电后，首先进行如下初始化过程：
1)读取实时时钟芯片内存储的时间信息；
2)设置“对时逻辑电路”的rtc时间；
3)设置“对时逻辑电路”的rtc时间发送周期；
4)写△t给逻辑；
5)设置fc子卡当前日历时；
6)设置fc子卡为板间时钟客户端；
7)启动对时逻辑电路向fc子卡发送rtc时间；
8)对时逻辑电路在接收到rtc时间发送启动命令后，根据设置的rtc时间和周期通过rs485接口向fc子卡周期发送经组织后的42bitrtc时间。
优选地，时钟服务器与卫星对时操作如下：时钟服务器在接收到对时命令后，根据当前时钟源选择，由时钟服务器内软件启动“对时逻辑电路”开始进行对时；
时间对准信息由时间码信息和秒脉冲信息组成，时间码信息通过rs485总线向时钟服务器发送，波特率和时间格式由具体项目方案设计；
对时逻辑电路在接收到启动舰对时的命令后，在采集到每个秒脉冲上升沿后，开始采集一个时钟码信息，并使用前10个时钟码来互相校正获取一个准确的日历时钟；
对时逻辑电路在进行舰对时的同时，应同步对本地的时钟误差进行计算，并将误差△t写入“对时逻辑电路”内部非易失性存储器中；
在对时完成后，对时逻辑电路将对时结果和对时后时间上报时钟服务器软件。
优选地，时钟服务器与卫星对时的流程如下：
1)时钟服务器软件接收到卫星对时指令；
2)时钟服务器软件根据接口状态或人工指令，启动对时逻辑电路从指定的接口进行对时；
3)对时逻辑电路从两路rs485接口接收秒脉冲和时间信息，开始对时；
4)对时过程中，服务器软件周期读取对时结果，如果对时成功：
从“对时逻辑电路”中读取对时后的时间；
将时间信息写入本地日历时芯片；
更新fc子卡的日历时间；
从“对时逻辑电路”中读取计算出的本地晶振误差△t，并存储到本地非易失性存储器；
上报对时成功；
5)如果对时失败：
上报对时失败以具体故障码。
10、如权利要求6所述的多源高精度同步装置，其特征在于：时钟服务器手动授时过程如下：时钟服务器可通过fc网络接收地面人员通过多功能显示器设置的时间信息，该时间信息包含年、月、日、时、分、秒信息，以fc-ae-asm消息格式发送；时钟服务器中软件在接收到该时间信息后，进行以下操作：
a)将时间信息写入时钟服务器中的“对时逻辑电路”；
b)将时间信息写入时钟服务器中的非易失性日历时钟芯片中；
c)调用fc驱动，设置fc网络的日历时间。
发明效果：
本发明基于目前国内第四代航电系统中广泛使用的光纤网络为基础进行设计，利用现有机载卫星信号接收设备的秒脉冲信号进行持续精准的时间校正，通过全固件操作消除软件操作的延时，以较小的代价实现了航电系统内部的高精度时间对准和同步。
附图说明
图1授时架构框图
图2时钟服务器内部授时/守时数据流示意图
图3与fc子卡的接口图
图4对fc子卡的授时协议图
具体实施方式
该方案基于当前国内部分主要军用飞机航电系统架构，在此基础上进一步完善，实现了以较小的技术改动，将航电系统中的时统精度提升至微秒级。
a)初始化方案
设计了在系统上电后，时钟服务器进行整个航电系统时钟初始化，给予航电系统中各设备一个相对准确的初始时间的方案。
b)授时方案
设计了在系统运行过程中，时钟服务器根据飞行员指令进行卫星时间精准对时，并将时间同步至其它航电设备的方案。
c)守时方案
设计了在系统运行过程中，时钟服务器持续自主地对本地时间进行校正，保持本地时间准确性，并持续更新其它航电设备时间的方案。
具体步骤如下：本发明中设计了一个统一的航电系统内部时钟服务器，接收不同时钟源(gps、北斗、gnss、手动授时等)的数据并进行对准后，再将对准的时间统一广播给航电网络中的其它设备，实现系统中的时间同步。时钟服务器接收授时架构如图1所示。
a)时钟服务器内部实现原理
在本发明的方案中，时钟服务器通过3组rs485接口，接收不同时钟源的授时，每组rs485接口包括1路时间信息和1路秒脉冲信号。时间信息包含了年、月、日、时、分、秒、毫秒、微秒、纳秒等时间信息，秒脉冲用于对日期时间进行同步。
同时，时钟服务器还可通过光纤网络接收来自多功能显示器的时间信息设置。
时钟服务器内采用一个实时时钟芯片来实现本地日历时钟存储、计时功能。当系统上电后，时钟服务器首先读取本地实时时钟芯片内的时间，来实现系统时间的初始化。
时钟服务器内采用一个独立的“对时逻辑电路”，对通过rs485接口接收的时间信息和秒脉冲信号进行处理，并进行时间维护。“对时逻辑电路”应可接收处理器的软件指令，启动或停止对时，并将对时结果上报给软件读取。在对时成功前，“对时逻辑电路”应当使用内部非易失性存储器中存储的本地时钟误差值△t对本地时间进行周期性校准。如，“对时逻辑电路”当前时间为y:m:d:h:m:s:ms:us:ns,则1s后“对时逻辑电路”对本地时间进行校正，校正后的时间应为y:m:d:h:m:(s+1+△t):ms:us:ns。
在对时成功后，“对时逻辑电路”应当使用秒脉冲信号对本地时间进行持续校准。
时钟服务器通过内置的fc子卡连接到光纤网络上，并将对时后的时间广播给网络中的其它设备。
为了消除软件操作对时钟精度的影响，本发明在“对时逻辑电路”与fc子卡之间设计一路rs485接口、一路10mhz脉冲信号、以及一路使能信号进行通信，并通过这些接口周期性向fc子卡发送rtc时间。时钟服务器内部数据流如图2所示。
b)时钟服务器与fc子卡接口设计
“对时逻辑电路”与fc子卡之间的时钟同步接口及连接如图3所示。
电气连接采用rs485标准(时钟信号除外,为普通单端信号),通信协议如图4所示，时钟服务器作为板内时钟服务器(供时的同步信息)，pulse与data为输出接口；fc子卡作为板内时钟客户端时(接收时间同步信息)，clk为输出接口。
pulse脉宽为4个时钟周期，在pulse下降沿之后，再过两个时钟周期，data总线上按照时钟周期传输时间同步信息，共42位数据，先传输低32bit，再传输高10bit，从第0位开始传输，每位代表100ns。
c)时间初始化过程
时钟服务器上电后，首先进行初始化：
9)读取实时时钟芯片内存储的时间信息；
10)设置“对时逻辑电路”的rtc时间；
11)设置“对时逻辑电路”的rtc时间发送周期(默认值500ms)；
12)写△t给逻辑；
13)设置fc子卡当前日历时(年、月、日)；
14)设置fc子卡为板间时钟客户端；
15)启动“对时逻辑电路”向fc子卡发送rtc时间；
16)“对时逻辑电路”在接收到rtc时间发送启动命令后，根据设置的rtc时间和周期通过rs485接口向fc子卡周期发送经组织后的42bitrtc时间。
d)卫星对时过程
时钟服务器在接收到对时命令后，根据当前时钟源选择，由时钟服务器内软件启动“对时逻辑电路”开始进行对时。
时间对准信息由时间码信息和秒脉冲信息组成。时间码信息通过rs485总线向时钟服务器发送，波特率和时间格式由具体项目方案设计。
“对时逻辑电路”在接收到启动舰对时的命令后，在采集到每个秒脉冲上升沿后，开始采集一个时钟码信息，并使用前10个时钟码来互相校正获取一个准确的日历时钟。
“对时逻辑电路”在进行舰对时的同时，应同步对本地的时钟误差进行计算，并将误差△t写入“对时逻辑电路”内部非易失性存储器中。
在对时完成后，“对时逻辑电路”应将对时结果和对时后时间上报时钟服务器软件。
卫星对时的流程如下：
6)时钟服务器软件接收到卫星对时指令；
7)时钟服务器软件根据接口状态或人工指令，启动“对时逻辑电路”从指定的接口进行对时；
8)“对时逻辑电路”从两路rs485接口接收秒脉冲和时间信息，开始对时；
9)对时过程中，服务器软件周期读取对时结果，如果对时成功：
·从“对时逻辑电路”中读取对时后的时间；
·将时间信息写入本地日历时芯片；
·更新fc子卡的日历时间；
·从“对时逻辑电路”中读取计算出的本地晶振误差△t，并存储到本地非易失性存储器；
·上报对时成功。
10)如果对时失败：
·上报对时失败以具体故障码。
e)手动授时过程
时钟服务器可通过fc网络接收地面人员通过多功能显示器(mfd)设置的时间信息。该时间信息包含年、月、日、时、分、秒信息，以fc-ae-asm消息格式发送。
时钟服务器中软件在接收到该时间信息后，应当进行以下操作：
d)将时间信息写入时钟服务器中的“对时逻辑电路”；
e)将时间信息写入时钟服务器中的非易失性日历时钟芯片中；
f)调用fc驱动，设置fc网络的日历时间(年、月、日)。