一种用于高速ADC性能测试的数据缓存传输装置的制作方法

本发明属于adc性能测试领域，具体涉及一种用于高速adc性能测试的数据缓存传输装置。

背景技术：

随着全球5g通信应用的牵引，模拟数字转换技术得到了快速发展，采用新工艺、新结构的高速模数转换器已被广泛应用于各个领域。目前高速adc的转换速度正由每秒数百兆样点迅速升级至每秒数千兆样点，数据接口亦随之变得多样化。高速adc在现代信息技术产业中的作用至关重要，已成为雷达、医疗、导弹及数字通信系统等现代化数字信息处理系统性能的关键因素。如何高效高质量地测试adc的相关性能参数以确保芯片的可靠性应用变得日益重要。

传统测试系统需将所有采集数据缓存传输至上位机才能进行adc的性能分析处理，如此造成了缓存传输的数据量过于庞大，耗费时间长，对缓存传输的设计提出巨大难题。同时，传统测试系统应对高速adc的性能测试任务，亦存在着接口单一，数字传输速度慢，存储深度不足等问题。当前存在的问题严重阻碍了高速adc的性能测试。

技术实现要素：

本发明的目的在于提供一种用于高速adc性能测试的数据缓存传输装置。

实现本发明目的的技术解决方案为：一种用于高速adc性能测试的数据缓存传输装置，包括高速板卡接口、adc数据处理单元、动态参数计算单元、结果显示单元、数据缓存控制器单元、ddr3存储器和数据传输单元；

高速板卡接口将接收到的数字信号传送给adc数据处理单元，adc数据处理单元将数据转换为适合系统后端输入的数据流后，将数据流分别传输至动态参数计算单元、数据缓存控制器单元；

动态参数计算单元通过对数据流的分析计算得到adc的四种动态指标值：信噪比、信纳比、无杂散动态范围、总谐波失真，得到的指标值与设定标准进行比较，将比较结果发送至结果显示单元；

数据缓存控制器单元通过控制ddr3存储器的读写操作对数据流进行缓存，根据动态参数计算单元的处理结果，判断是否将缓存数据发送至数据传输单元；当数据传输单元接收到数据后，将数据流发送至上位机。

本发明与现有技术相比，其显著优点为：(1)本发明支持cmos、lvds、jesd204b、三种adc数字接口，接口灵活；(2)采用大容量ddr3sdram，数据存储容量达1gb，速度高；采用千兆以太网接口传输数据，传输速度可达900mbps以上；(3)adc动态参数实时分析计算，减轻了数据缓存传输任务量。

附图说明

图1为本发明实施例的系统架构图。

图2为本发明实施例中动态参数计算单元的工作流程图。

图3为本发明实施例中数据缓存控制器单元的工作流程图。

具体实施方式

一种用于高速adc性能测试的数据缓存传输装置，包括高速板卡接口、adc数据处理单元、动态参数计算单元、结果显示单元、数据缓存控制器单元、ddr3存储器、数据传输单元；高速板卡接口将接收到的数字信号传送给adc数据处理单元，adc数据处理单元将数据转换为适合系统后端输入的数据流后，将数据流分别传输至动态参数计算单元、数据缓存控制器单元；动态参数计算单元通过对数据流的分析计算得到adc的四种动态指标值：信噪比snr、信纳比sinad、无杂散动态范围sfdr、总谐波失真thd。得到的指标值与设定标准进行比较，将比较结果发送至结果显示单元；数据缓存控制器单元通过控制ddr3存储器的读写操作对数据流进行缓存，根据动态参数计算单元的处理结果，判断是否将缓存数据发送至数据传输单元；当数据传输单元接收到数据后，将数据流发送至上位机。

所述高速板卡接口采用fmc接口。

所述adc数据处理单元、动态参数计算单元、数据缓存控制器单元是在fpga中实现的。

所述adc数据处理单元针对不同的adc数字接口标准

(cmos/lvds/jesd204b)有不同处理方法，需根据所测adc的接口标准，预先烧写相对应的程序。对于cmos数字接口，cmos数据与数据输出时钟同步，数据流在fpga内部经输入缓存器(ibuf)后，在时钟上升沿采样，之后进行传输；对于lvds数字接口，fpga内部通过差分信号输入缓冲器(ibufds)进行lvds数据的输入缓冲，在时钟上升沿采样得到通道a数据，在时钟下降沿采样得到通道b数据；对于jesd204b数字接口，通过jesd204b协议将数据转换为适合系统后端输入的数据流，通过调用xilinx公司提供的jesd204bip核和jesd204b-phyip核，分别实现jesd204b协议的数据链路层和物理层功能。

所述动态参数计算单元对数据流的处理包括如下步骤：对数据流加窗处理；将步骤1处理后的数据进行快速傅里叶变换，得到快速傅里叶变换频谱；通过对频谱的分析处理，计算snr、sinad、sfdr、thd四种参数值；参数值与设定标准对比，将比较结果发送至其他外接单元。

所述数据缓存控制器单元包括ddr3输入数据缓存模块、ddr3控制模块和ddr3输出数据缓存模块；ddr3输入数据缓存模块与ddr3输出数据缓存模块负责处理跨时钟域数据传输任务，ddr3控制模块控制ddr3存储器部分的读写操作，同时接收动态参数计算单元的数据发送指令。

下面结合实施例对本发明进行详细说明。

实施例

如图1所示，一种用于高速adc性能测试的数据缓存传输装置由高速板卡接口、adc数据处理单元、动态参数计算单元、结果显示单元、数据缓存控制器单元、ddr3存储器和数据传输单元组成。

本发明中采用的高速板卡接口是fmc接口，fmc接口能够满足更大的传输带宽以及更多的i/o接口需求，减少了设计精力和资源，提高了设计效率，高效实现adc数字数据到本发明的传递。

adc数据处理单元、动态参数计算单元、数据缓存控制器单元三部分是在fpga中实现的，可编程逻辑器件选用xilinx公司的artix-7系列100t的芯片。

当前主流adc数字接口多为cmos与lvds，jesd204b作为更高速率的接口，已越来越得到使用，因此本发明具备此三种adc数字接口标准，只需预先烧写相应程序，即可由adc数据处理单元完成数据采集并转换为适合系统后端输入的数据流。

经adc数据处理后的数据流同时进入动态参数计算单元和数据缓存控制器单元。

传统adc测试系统需将数据流传输至上位机，由上位机进行动态参数计算，随着信号输入频率的变化，需传输处理的数据量将变得庞大。动态参数计算单元有效地解决了这一难题，数据流直接实时处理分析，若有动态指标不符合设定标准情况，数据流自动缓存传输至上位机，以便进行问题查找分析。

动态参数计算单元工作流程如图2所示，数据流首先通过加窗处理来达到抑制频谱泄露的作用，之后进行快速傅里叶变换处理，得到快速傅里叶变换频谱。通过对频谱进行分析处理，得到信噪比snr、信纳比sinad、无杂散动态范围sfdr、总谐波失真thd四种动态参数值。经过计算得到的参数结果，需与设定标准进行比较，设定标准值可以是特定区间或者是某一特定值，此根据对高速adc芯片的性能要求程度而预先设定。若四项均符合标准则点亮结果显示单元的led绿灯；若其中一项或多项不达标，则点亮结果显示单元的led红灯，并且向数据缓存控制器单元发出数据发送指令。

本发明中基于ddr3的数据缓存设计能够满足高带宽和大容量的性能要求，对数据流进行高速实时数据存储。ddr3存储器由两个micron公司的4gbit的ddr3芯片构成，两个ddr3芯片组合成32位的数据总线宽度与fpga相连。ddr3存储器的读写由数据缓存控制器单元控制。

数据缓存控制器单元由ddr3输入数据缓存模块、ddr3控制模块、ddr3输出数据缓存模块组成。ddr3输入数据缓存模块接收adc数据处理单元的数据流；ddr3控制模块外接ddr3存储器，同时接收动态参数计算单元发送的数据发送指令；ddr3输出数据缓存模块外接数据传输单元。数据缓存控制器单元工作流程如图3所示，数据流首先由adc数据处理单元流出，写入ddr3输入数据缓存模块，每当数据达到一包，即2kb时，ddr3控制模块就对ddr3存储器进行一次写操作。与此同时，动态参数计算单元根据数据流进行adc动态参数计算。若ddr3控制模块接收到动态参数计算单元的数据发送指令，则对ddr3存储器进行读操作，将数据写入ddr3输出数据缓存模块。每当ddr3输出数据缓存模块满一包数据(2kb)，将数据发送到数据传输单元；反之，则不进行读操作。

数据传输单元采用千兆以太网技术实现硬件底层与上位机的数据通信，通讯协议采用ethernetudp通信协议。以太网芯片rtl8211eg与网口rj45构成数据传输单元的硬件设计。数据传输率高，传输速度可达900mbps以上。