一种基于变码速率的扩频同步捕获方法与流程

本发明涉及通信领域，特别涉及一种基于变码速率的扩频同步捕获方法。

背景技术：

为了实现一个高速可靠的无线通信系统，抗干扰性能的好坏直接影响了系统的工作性能。

跳频技术可以很好的克服瞄准式干扰，因此跳频技术在无线通信系统中得到广泛应用。在跳频通信系统中，通常会因为跳速过快而不得不降低系统性能，导致通信距离受限，满足不了实际的指标要求，因此跳频技术的发展也在不断进行中。

文献1(张芳，熊东，刘晓明等.基于dmf和多码元累加判决的扩频捕获方法[j].世界科杖研究与发展，2010,32(3):282-284.)提出了基于匹配滤波器pn码捕获、改进的多码元累加门限判决以及多驻留捕获验证的统一框架,运用建模和统计分布的数学方法分析了整个系统的检测概率、虚警概率、平均捕获时间三个最重要系统指标。该方法在不采用变码速率发送数据，码元过长会导致跳频速率过低，抗干扰效果不理想等问题。

文献2(王金宝，杨文革，章兰英等.扩频测控信号捕获算法研究[j].现代防御技术，2013,41(1):92-98)中采用基于凯泽窗pfm-fft方法来实现对频谱幅值的扇形衰减进行改进，采用抛物线插值法对多普勒估计时产生的栅栏效应进行改进。该方法在工程上的可实现性不高，算法复杂，资源消耗大，同时在多普勒频偏不明显时作用不显著。

专利1(一种新的跳频信号捕获方法，200710050545.3，2007)根据跳频同步序列筛选出未被干扰的频点,选择监测频点进行跳频同步信号的相关捕获。该方法可以降低虚警概率，但是由于码长较短，捕获灵敏度不足的问题不能解决。

专利2(跳速相关、间隔相关变速跳频通信方法，201110069190.9，2011)中采用不同的跳速、不同的跳频间隔时长代表不同的数据信息，但是发送的码长都是一样的，并没有利用跳速的不同来提高捕获灵敏度。

专利3(一种扩频捕获方法及其实现的接收端，200810116914.9，2008)中对接收到数据帧中的扩频序列进行m路并行相关处理，计算均值，判断均值是否大于预设的门限值来确定是否捕获。该方法由于码长较短，捕获灵敏度不足的问题不能解决。

技术实现要素：

本发明的目的是提供一种基于变码速率的扩频同步捕获方法，通过对发送的扩频码序列中的捕获序列、帧同步序列、数据序列使用不同的码长以及跳频速率，大大提高了接收端的捕获性能，并提高了扩频通信中的抗干扰性能。并且在接收端，利用预存的捕获码元序列与抽取的调制信号进行相关，由于相关点数足够多(码长足够长)，在信噪比极低的情况下相关峰也会特别突出，能够提高接收端的捕获性能。通过本发明中门限值的设定方式，既兼顾了捕获灵敏度，又防止产生虚警。

为了达到上述目的，本发明提供一种基于变码速率的扩频同步捕获方法，包含步骤：

s1、发送端将捕获序列、帧同步序列、数据序列依序组帧生成扩频码序列；所述捕获序列、帧同步序列具有第一跳频速率v1；所述数据序列具有第二跳频速率v2；v1＞v2；捕获序列码元长度为m，m为正整数；

s2、发送端将所述扩频码序列通过编码调制映射成正交的两路调制信号，分别为i路调制信号、q路调制信号；发送该两路调制信号；

s3、接收端将当前采样时刻接收的i路、q路调制信号分别缓存至两个寄存器中；

s4、分别以i路调制信号的峰值为抽取点，l倍抽取寄存器中的i路调制信号；以q路调制信号的峰值为抽取点，l倍抽取寄存器中的q路调制信号；其中t为处理时钟，v为所述扩频码序列的发送速率；将抽取后的i路、q路调制信号分别与接收端预存的捕获码元序列进行相关，生成对应的i路、q路相关信号；分级累加i路、q路相关信号生成对应的i路、q路累加信号；

s5、将步骤s4生成的i路累加信号与q路累加信号相加，生成当前采样时刻的累加求和信号，缓存所述累加求和信号；若接收端接收的i路调制信号或q路调制信号的码元长度小于m/2，进入下一采样时刻，接收端根据接收的i路、q路调制信号更新对应的寄存器，进入s4；否则进入s6；

s6、为所述累加求和信号的各个峰值生成对应的门限值；根据所述门限值判断在其对应的累加求和信号峰值处是否成功捕获所述扩频码序列。

优选的，帧同步序列码元、数据序列码元的长度分别为m、n，其中n为正整数，且m>n。

优选的，捕获序列码元、帧同步序列码元、数据序列码元的自相关性均大于设置的阈值，且捕获序列码元、帧同步序列码元、数据序列码元中的任意两种码元互相关时不会产生峰值。

优选的，所述捕获序列、帧同步序列均具有第一脉宽，数据序列具有第二脉宽，所述第一脉宽大于第二脉宽。

优选的，所述寄存器的深度为点。

步骤s4中所述生成对应的i路相关信号，具体包含：

s41、将抽取后的i路调制信号的第i个数据对应捕获码元序列的第i个捕获码元；按照设定的规则，根据捕获码元改变所述抽取后的i路调制信号的第i个数据；

将抽取后的q路调制信号的第i个数据对应捕获码元序列的第i个捕获码元；按照设定的规则，根据捕获码元改变所述抽取后的q路调制信号的第i个数据；

步骤s4中所述分级累加i路、q路相关信号生成对应的i路、q路累加信号，具体包含：

s42、初始化标识符ji＝1；将抽取后的i路、q路调制信号分别作为第一、第二信号；

s43、将所述第一信号中的第j个信号与第个信号相加，依序生成个信号，用该个信号更新所述第一信号；将所述第二信号中的第j个信号与第个信号相加，依序生成个信号，用该个信号更新所述第二信号；

更新len为更新ji为ji+1；若ji≤log2(m/2)，重复步骤s43；否则分别以第一、第二信号为i路、q路累加信号。

步骤s6具体包含：

s61、对缓存的累加求和信号进行平滑处理，通过窗口移动求出每s点的平均值ave，令k*ave为该累加求和信号峰值对应的门限值；其中k为设定的常数；当k*ave作为门限值时，接收端不产生虚警；

s62、若累加求和信号峰值大于其对应的门限值，则在大于门限处将捕获使能拉高，表示成功捕获所述扩频码序列。

优选的，步骤s61中，s＝10。

本发明的基于变码速率的扩频同步捕获方法，使用不同变码速率(也即跳频速率)来发送捕获序列、帧同步序列、数据序列。通过降低捕获序列、帧同步序列的变码速率，并使捕获序列、帧同步序列的码元长度大于数据序列的码元长度，提高了接收端的捕获灵敏度。同时由于提高了数据序列的跳频速率，大大提高了通信中的抗干扰性能。本发明还通过对累加求和信号进行平滑处理，为累加求和信号的峰值设置对应的门限值，既能防止接收端对捕获产生虚警，又保证了捕获灵敏度。

附图说明

为了更清楚地说明本发明技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图：

图1为本发明的基于变码速率的扩频同步捕获方法流程图；

图2为本发明的扩频码序列帧结构示意图；

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明提供一种基于变码速率的扩频同步捕获方法，包含步骤：

s1、发送端将捕获序列、帧同步序列、数据序列依序组帧生成扩频码序列；所述扩频码序列的帧结构如图2所示，捕获序列中包含p个脉冲，帧同步序列包含q个脉冲，通过捕获序列和帧同步序列发送的多个脉冲，保证接收端在不同的频点都能捕获到信号。在依序发送的两个扩频码序列中还设有一个时间间隔，作为保护间隔。

所述捕获序列、帧同步序列具有第一跳频速率v1；所述数据序列具有第二跳频速率v2，第一跳频速率高于第二跳频速率，v1＞v2；所述捕获序列、帧同步序列均具有第一脉宽t1，占空比均为50％，周期均为2t1，其中空的部分为切换跳频频率时间；数据序列具有第二脉宽t2，占空比为50％，数据序列的周期为2t2；其中t1＞t2。

捕获序列码元、帧同步序列码元、数据序列码元的长度分别为m、m、n，其中m和n均为正整数，且m>n。捕获序列码元、帧同步序列码元、数据序列码元的自相关性均大于设置的阈值，且捕获序列码元、帧同步序列码元、数据序列码元中的任意两种码元互相关时不会产生峰值。

s2、发送端将所述扩频码序列通过编码调制映射成两路正交的调制信号，分别为i路调制信号、q路调制信号；发送该两路调制信号；该两路调制信号的码元数量相同，均为

i路调制信号、q路调制信号均来源于扩频码序列，幅度和频率都相同，唯一不同的是两路正交的调制信号的相位相差90°。当一路调制信号幅度为1的时候，另一路的幅度为0，两路正交的调制信号。

s3、接收端分别将两路所述调制信号分别缓存至两个寄存器中，一路调制信号对应一个所述寄存器，两个寄存器的深度均为点；

s4、分别以i路调制信号的峰值为抽取点，l倍抽取寄存器中的i路调制信号；以q路调制信号的峰值为抽取点，l倍抽取寄存器中的q路调制信号；其中t为处理时钟，v为所述扩频码序列的发送速率；通过抽取将调制信号的波形数据映射成码元数据。

将抽取后的i路、q路调制信号分别与接收端预存的捕获码元序列进行相关，生成对应的i路、q路相关信号，具体包含步骤：

s41、将抽取后的i路调制信号的第i个数据对应捕获码元序列的第i个捕获码元；按照设定的规则，根据捕获码元改变所述抽取后的i路调制信号的第i个数据；在本发明的实施例中，当第i个捕获码元为“1”时，i路调制信号的第i个数据不变；当第i个捕获码元为“0”时，i路调制信号的第i个数据取反。

将抽取后的q路调制信号的第i个数据对应捕获码元序列的第i个捕获码元；按照设定的规则，根据捕获码元改变所述抽取后的q路调制信号的第i个数据；

分级累加i路、q路相关信号生成对应的i路、q路累加信号，具体包含步骤：

s42、初始化标识符ji＝1；将抽取后的i路、q路调制信号分别作为第一、第二信号；

s43、将所述第一信号中的第j个信号与第个信号相加，依序生成个信号，用该个信号更新所述第一信号；将所述第二信号中的第j个信号与第个信号相加，依序生成个信号，用该个信号更新所述第二信号；

更新len为更新ji为ji+1；若ji≤log2(m/2)，重复步骤s43；否则分别以第一、第二信号为i路、q路累加信号。

s5、将步骤s4生成的i路累加信号与q路累加信号相加，生成当前采样时刻的累加求和信号，缓存所述累加求和信号；若接收端接收的i路调制信号或q路调制信号的码元长度小于m/2，进入下一采样时刻，接收端根据接收的i路、q路调制信号更新对应的寄存器，进入s4；否则进入s6；

s6、为所述累加求和信号的各个峰值生成对应的门限值；根据所述门限值判断在其对应的累加求和信号峰值处是否成功捕获所述扩频码序列；

步骤s6具体包含：

s61、对缓存的累加求和信号进行平滑处理，通过窗口移动求出每s点(优选的，s＝10)的平均值ave，令k*ave为该累加求和信号峰值对应的门限值；其中k为设定的常数；当k*ave作为门限值时，接收端不产生虚警(既错误捕获)；

s62、若累加求和信号峰值大于其对应的门限值，则在大于门限处将捕获使能拉高，表示成功捕获所述扩频码序列。

在本发明的一个实施例中，捕获序列和帧同步序列的码长均为256点，脉冲宽度为40us，脉冲周期为80us，跳频速率为12500/s。数据序列的码长为64点，采用直接扩频方式，脉冲宽度为25us，脉冲周期为50us，数据的跳频速率为20000/s。在接收端进行捕获时对每路与预存的捕获码元序列进行相关后的调制信号进行128点自相关累加，两路相当于256点相关累加，捕获灵敏度可以达到-113db。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。