用于高速收发器的共模电压控制的制作方法

1.本技术案涉及用于高速收发器的共模电压控制。


背景技术：

2.存在用于在所连接的装置之间传输串行数据的多种传输协议。此类协议的实例包含displayport标准、高清晰度多媒体接口(hdmi)标准、串行ata标准、外围组件互连高速(pci-e)标准、通用串行总线(usb)标准、hypertransport协议、infiniband协议、xaui协议及以太网协议。这些协议中的每一者随时间演进以包含多代协议，且至少针对一些协议，在每一代协议中包含多个版本。串行接口可根据这些标准中的任一者使用单端或差分信令来实施。
3.如众所周知的，随着信号的频率或数据速率及/或发射线的长度增加，经由此类接口发射的信号的完整性降级。串行接口上的信号降级的问题通常通过在所连接的装置之间引入一或多个高速收发器(称为中继器)来处置。中继器(例如，重驱动器或重定时器)是在所连接的装置之间传输数据时还原信号完整性的装置。
4.对usb标准的最近更新包含更改连接到中继器的发射端口的ac耦合电容器另一侧(也称为连接器侧)的瞬时电压的可允许范围，即在下游装置处看到的瞬时电压。此瞬时电压在usb 3.2规范中称为vtx_dc+ac_conn，且在usb4规范中称为v_tx_dc_ac_conn。此电压的新指定范围(本文也称为下游瞬时电压)为-0.5到1伏。
5.在一些中继器的操作期间，下游瞬时电压通常与发射端口处的电压(本文也称为tx偏置电压)成比例。当在tx偏置电压上存在正转变时，也存在下游瞬时电压的对应的正转变。类似地，tx偏置电压上的负转变与下游瞬时电压的负转变对应。在正常操作期间，可控制tx偏置电压上的转变的范围，以确保下游瞬时电压保持在由usb标准指定的范围内。
6.然而，对于一些中继器设计，当中继器开始掉电时，下游瞬时电压也可能受到中继器的供应电压(vdd)的放电速率的影响。随着vdd下降，下游瞬时电压对应地下降，其在某些条件下会下降到低于-0.5伏，且因此违反由usb标准指定的范围的下端。
7.解决此问题的一种方法是添加特殊的断电序列到中继器，以确保满足此新要求。这将需要一个额外的通用输入/输出(gpio)引脚以控制中继器的启用输入。新的gpio将用于启动受控掉电模式，其中中继器在vdd开始放电之前经历断电序列。然而，许多现存的系统可能不具有用于此目的的额外gpio。且对于具有用于此目的的额外gpio的现存的系统，由于各种原因，断电序列的时序要求对于系统设计者来说可能是不合意的。


技术实现要素：

8.根据特定类别的实施方案，一种装置包含：第一接收端口，其经配置以从第一装置接收第一信号；第一电路系统，其经配置以处理所述第一信号以还原所述第一信号的一或多个方面，从而产生第二信号；及第一发射端口，其经配置以经由第一耦合电容器将所述第二信号发射到第二装置。所述装置包含外部电容器节点，其经配置用于连接到外部电容器
的连接。所述外部电容器节点连接到所述第一发射端口。所述装置包含供应电压节点，其经配置用于连接到供应电压。所述装置包含第二电路系统，其经配置以响应于检测到所述供应电压已下降到低于阈值而致使与所述第一发射端口相关联的发射节点转变到高阻抗状态，并控制所述外部电容器节点与所述供应电压节点之间的连接，使得所述外部电容器节点与所述供应电压节点断开连接。所述阈值表示所述第二装置的输入处的瞬时电压，所述瞬时电压在由串行数据传输协议指定的电压范围内。
9.根据此类别的具体实施方案，所述外部电容器的特征在于放电速率，所述放电速率确保在所述外部电容器节点与所述供应电压节点断开连接之后，所述第二装置的所述输入处的所述瞬时电压保持在所述电压范围内。
10.根据此类别的另一具体实施方案，所述串行数据传输协议包括通用串行总线(usb)协议。根据更具体的实施方案，所述第二装置的所述输入处的所述瞬时电压与所述usb规范的v_tx_dc_ac_conn对应，且所述电压范围为-0.5到1.0伏。
11.根据此类别的另一具体实施方案，所述装置包含：第二接收端口，其经配置以从所述第二装置接收第三信号；第三电路系统，其经配置以处理所述第三信号以还原所述第三信号的一或多个方面，从而产生第四信号；及第二发射端口，其经配置以经由第二耦合电容器将所述第四信号发射到所述第一装置。所述外部电容器节点连接到所述第二发射端口，且所述阈值还表示所述第一装置的输入处的瞬时电压，所述瞬时电压在由所述串行数据传输协议指定的所述电压范围内。
12.根据此类别的另一具体实施方案，所述装置是重驱动器，且所述第一电路系统经配置以提升所述第一信号的数据分量。
13.根据此类别的另一具体实施方案，所述装置是重定时器，且所述第一电路系统经配置以恢复所述第一信号的数据分量及时钟分量。
14.根据此类别的另一具体实施方案，所述第一接收端口及所述第一发射端口采用单端信令。
15.根据此类别的另一具体实施方案，所述第一接收端口及所述第一发射端口采用差分信令，且其中所述第二装置的所述输入包括差分输入。根据更具体的实施方案，所述阈值表示所述第二装置的所述差分输入处的第一瞬时电压及第二瞬时电压，所述第一瞬时电压及第二瞬时电压在由所述串行数据传输协议指定的所述电压范围内。所述第一瞬时电压与所述差分输入的第一信号线对应，且所述第二瞬时电压与所述差分输入的第二信号线对应。
16.根据另一类别的实施方案，一种系统包含：第一装置；第二装置；及串行数据接口，其连接所述第一及第二装置。所述串行数据接口包含中继器。所述中继器包含：第一接收端口，其经配置以从所述第一装置接收第一信号；第一电路系统，其经配置以处理所述第一信号以还原所述第一信号的一或多个方面，从而产生第二信号；及第一发射端口，其经配置以经由第一耦合电容器将所述第二信号发射到所述第二装置。所述系统包含：外部电容器，其连接到外部电容器节点及所述第一发射端口；以及供应电压节点，其连接到供应电压。所述系统包含第二电路系统，其经配置以响应于检测到所述供应电压已下降到低于阈值而致使与所述第一发射端口相关联的发射节点转变到高阻抗状态，并控制所述外部电容器节点与所述供应电压节点之间的连接，使得所述外部电容器节点与所述供应电压节点断开连接。
所述阈值表示所述第二装置的输入处的瞬时电压，所述瞬时电压在由串行数据传输协议指定的电压范围内。
17.根据此类别的另一具体实施方案，所述外部电容器的特征在于放电速率，所述放电速率确保在所述外部电容器与所述供应电压节点断开连接之后，所述第二装置的所述输入处的所述瞬时电压保持在所述电压范围内。
18.根据此类别的另一具体实施方案，所述串行数据传输协议包括通用串行总线(usb)协议。
19.根据此类别的另一具体实施方案，所述第二装置的所述输入处的所述瞬时电压与所述usb规范的v_tx_dc_ac_conn对应，且所述电压范围为-0.5到1.0伏。
20.根据此类别的另一具体实施方案，所述中继器包含：第二接收端口，其经配置以从所述第二装置接收第三信号；第三电路系统，其经配置以处理所述第三信号以还原所述第三信号的一或多个方面，从而产生第四信号；及第二发射端口，其经配置以经由第二耦合电容器将所述第四信号发射到所述第一装置。所述外部电容器节点连接到所述第二发射端口，且所述阈值还表示所述第一装置的输入处的瞬时电压，所述瞬时电压在由所述串行数据传输协议指定的所述电压范围内。
21.根据此类别的另一具体实施方案，所述中继器是重驱动器，且所述第一电路系统经配置以提升所述第一信号的数据分量。
22.根据此类别的另一具体实施方案，所述中继器是重定时器，且所述第一电路系统经配置以恢复所述第一信号的数据分量及时钟分量。
23.根据此类别的另一具体实施方案，所述第一接收端口及所述第一发射端口采用单端信令。
24.根据此类别的另一具体实施方案，所述第一接收端口及所述第一发射端口采用差分信令，且其中所述第二装置的所述输入包括差分输入。根据更具体的实施方案，所述阈值表示所述第二装置的所述差分输入处的第一瞬时电压及第二瞬时电压，所述第一瞬时电压及第二瞬时电压在由所述串行数据传输协议指定的所述电压范围内。所述第一瞬时电压与所述差分输入的第一信号线对应，且所述第二瞬时电压与所述差分输入的第二信号线对应。
25.根据另一类别的实施方案，一种装置包含：接收端口，其经配置以从第一装置接收第一信号；第一电路系统，其经配置以处理所述第一信号以还原所述第一信号的一或多个方面，从而产生第二信号；及发射端口，其经配置以经由耦合电容器将所述第二信号发射到第二装置。所述装置包含外部电容器节点，其经配置用于连接到外部电容器。所述外部电容器节点连接到所述发射端口。所述装置包含供应电压节点，其经配置用于连接到供应电压。所述装置包含第二电路系统，其经配置以响应于检测到所述供应电压已下降到低于阈值而致使与所述第一发射端口相关联的发射节点转变到高阻抗状态，并控制所述外部电容器节点与所述供应电压节点之间的连接，使得所述外部电容器节点与所述供应电压节点断开连接。所述阈值表示所述第二装置的输入处的瞬时电压，所述瞬时电压高于由通用串行总线规范的版本指定的电压范围的下端。
26.可通过参考说明书的其余部分及附图来实现对各种实施方案的性质及优点的进一步理解。
附图说明
27.图1a是串行数据传输系统的简化框图。
28.图1b是包含中继器的串行数据传输系统的简化框图。
29.图2是中继器的特定实施方案的简化图。
30.图3是中继器的特定实施方案的一部分的简化示意图。
31.图4是说明中继器的特定实施方案的操作的时序图。
具体实施方式
32.现在将详细参考具体的实施方案。附图中说明这些实施方案的实例。应注意，这些实例出于说明性目的进行描述，并不旨在限制本公开的范围。确切来说，所描述的实施方案的替代物、修改及等效物包含在由所附权利要求界定的本公开的范围内。另外，为了促进对所描述的实施方案的透彻理解，可提供具体细节。本公开的范围内的一些实施方案可在没有这些细节中的一些或所有的情况下实践。此外，为了清楚起见，可能没有详细描述众所周知的特征。
33.本公开涉及用于高速收发器(例如，中继器，例如重驱动器或重定时器)的电路及技术，其确保所连接的装置的输入或输出处的瞬时电压保持在期望或指定的电压范围内。本文描述具体涉及由usb标准(例如，usb 3.2规范中的vtx_dc+ac_conn或usb4规范中的v_tx_dc_ac_conn)指定的ac耦合电容器的另一(连接器)侧处的瞬时电压的特定类别的实施方案。然而，应注意，由本公开实现的电路及技术可更普遍地适用。也就是说，以类似的共模电压问题为特征的任何串行接口或协议可受益于本文所描述的技术。因此，本公开的范围不应由对此类实施方案的引用限制。
34.图1a是描绘串行接口通信系统100的实施方案的实例的框图。系统100可根据上文提及的各种传输协议中的任一者来实施，包含，例如，displayport标准、hdmi标准、串行ata标准、pci-e标准、usb标准、hypertransport协议、lnfiniband协议、xaui协议、以太网协议，或每一协议的各代及/或版本中的任一者。串行总线通信系统100包含上游装置l02、下游装置104及串行总线106。应了解，串行总线通信系统100可为双向通信系统，其中上游装置102能够进行发射及接收，且下游装置104能够进行发射及接收。
35.还应了解，串行总线通信系统100的双向实施方案可包含具有用于发射及接收端口的切换接口的全双工实施方案及半双工实施方案。应进一步了解，串行总线通信系统100可为单向通信系统，其中上游装置102能够进行发射，且下游装置104能够进行接收。
36.图1b是描绘其中串行总线106包含串联耦合的一或多个中间高速信号调节收发器(例如，中继器108)的实施方案的实例的框图，其中此类装置的数目取决于串行总线的迹线或缆线长度。中继器108可用作串行总线106的串行链路驱动器接口，或多个中继器108可用于提供用于串行总线106的串行链路驱动器接口。此外，应了解，串行总线106包含形成在传输介质(例如导电材料或用于传播电信号的其它手段)中或使用传输介质形成的迹线或缆线。应进一步了解，包含一或多个中继器的串行总线通信系统100的实施方案可为全双工双向、半双工双向或单向的，如图1a所描述。
37.上游装置102可在更大的装置或系统中实施，例如各种集成电路或装置中的任一者，包含但不限于输入/输出(“i/o”)集线器、根联合体、服务器及膝上型对接站等。此外，应
了解，下游装置l04可被嵌入到更大的装置或系统中，例如各种外围装置中的任一者，包含但不限于硬盘驱动器、图形卡及子卡等。应了解，参考上游装置及下游装置是出于实例的目的，且上文列出的上游装置102及下游装置104的实例可与不利用层级式拓扑的串行标准的终端通信装置对应。
38.经由串行总线106的通信可使用差分或单端信令协议。例如，上游装置102可包含用于提供差分信号的差分输出驱动器(未展示)。中继器108(当存在时)处理来自上游装置102的输出传输，以将此类经处理的输出传输提供到另一中继器或直接提供到下游装置104。下游装置104可包含差分输入驱动器(未展示)。例如，存在可与串行总线通信系统100一起使用的许多已知的差分数字信令协议，例如，差分短截线串联端接逻辑(“sstl”)、差分高速收发器逻辑(“hstl”)、低压差分信令(“lvds”)、差分低压正射极耦合逻辑(“lvpecl”)及低摆幅差分信令(“rsds”)以及其它差分数字信令协议。此外，考虑使用单端串行接口协议的实施方案，例如，例如用于pci的低压晶体管-晶体管逻辑(“lvttl”)及低压互补金属氧化物半导体(“lvcmos”)，以及其它单端串行接口协议。常规地，pci使用lvttl输入缓冲器及推拉输出缓冲器。
39.图2展示经配置用于测试是否符合usb标准的中继器202(例如，特定类型的中继器108)。中继器202经展示为双向装置，其包含用于与上游装置(未展示)连接的发射(tx)及接收(rx)端口204及206以及用于与下游装置(未展示)连接的tx及rx端口208及210。在所描绘的实例中，中继器202的端口采用差分信令，其中指示p及n(例如，txn及txp)表示差分对的正信号线及负信号线。然而，应注意考虑单端实施方案。
40.中继器202还包含信号调节电路系统212，其可取决于中继器的类型以各种方式实施。例如，如果中继器202是重驱动器，那么信号调节电路系统212可包含大体上模拟的电路系统，其经设计以提升从一个所连接的装置接收的信号的高频分量(例如，串行数据流)，然后将经提升的信号发射到另一所连接的装置。替代地，如果中继器202是重定时器，那么信号调节电路可包含混合信号(模拟及数字)电路，其经设计以恢复所接收的信号的数据及时钟分量，然后再将经恢复的信号发射到所连接的装置。信号调节电路系统212的细节与本公开无关，且因此未展示或描述。然而，如上文参考中继器108所讨论的，鉴于中继器202被描绘为双向装置，电路系统212可在下游与上游路径之间共享，或可包含专用于每一路径的双工电路。
41.中继器202还在指定为cap_ext的连接节点处连接到外部电容器214，这通常是中继器202被部署在系统中时的情况。此类电容器充当电荷库，当外部电力供应器下降到低于阈值时提供电力。
42.作为其中可确定中继器202是否符合usb规范的测试配置的一部分，tx端口208的txp经展示为连接到ac耦合电容器216及负载电阻器218。尽管通常以这种方式测试所有端口，但为了简单起见，仅展示到tx端口208的信号线的连接。此类测试配置可用于确定电容器216与电阻器218之间的节点217处的瞬时电压(例如，usb 3.2规范中的vtx_dc+ac_conn或usb4规范中的v_tx_dc_ac_conn)是否保持在由usb标准指定的范围内。在此实例中，电阻器218的值为200千欧姆，在这种情况下，指定范围为-0.5到1.0伏。在另一实例中，电阻218的值可能为50欧姆，在这种情况下，指定的范围为-0.3到1.0伏。电容器216的值较大，例如，usb规范假定最大值为265nf。为了简单起见，仅展示中继器202的端口中的一者经配置用于
测试。将理解，所有四个端口都可以所展示的方式经配置以用于测试。
43.如上文所讨论的，在中继器202的正常操作期间，tx端口208的txp处的转变导致节点217处的成比例转变。另外，当中继器202掉电时，中继器202的供应电压(vdd)的放电速率也影响节点217处的瞬时电压。在任一情况下，为了符合更新的usb规范，节点217处的瞬时电压必须保持在指定范围内。根据特定类别的实施方案，提供负载电压控制电路系统220以确保此符合性。现在将参考图2、图3的示意图及图4的时序图来描述特定实施方案。
44.图3是与负载电压控制电路系统302的操作相关的中继器300(例如，中继器108或202)的部分的简化示意图。中继器300的信号调节电路系统由标记为“内部电路”的电路系统304及标记为“不具有pmos的高速i/o”的电路系统306表示。如上文所提及的，此电路系统的细节与控制电路系统302的操作不特别相关，且因此不进行描述。需要足够注意的是，电路系统306包含连接到节点308(标记为“hs i/o”)的i/o缓冲器，出于此实例的目的，节点308是中继器300的tx端口(其可为或可不为差分输出端口)的单端输出节点。当中继器300包含在系统中时，节点308通常经由ac耦合电容器(例如，电容器216)连接到下游装置(例如，由图2的负载电阻器218表示)。
45.在中继器300的正常操作期间，供应电压(vdd)经由pmos晶体管310将电力直接提供到电路系统304及电路系统306。pmos 310(由312表示)的本征体二极管经展示为连接到外部电容器(例如，电容器214)所连接到的cap_ext节点。同样在正常操作期间，vdd经由pmos晶体管314及其体二极管(由316表示)连接到cap_ext。另外需要注意的是，在正常操作期间，节点308处的偏置电压(也称为tx偏置电压)与vdd成比例。
46.现在参考图4，描绘两个信号；表示中继器(例如，中继器108、202或300)的供应电压vdd的底部信号402(垂直刻度上的每格2.0伏)及表示连接到中继器(例如，图2的节点217)的tx端口的ac耦合电容器的相对侧上的瞬时电压的顶部信号404(每格500毫伏)。每一信号的零点由对应的虚线描绘。
47.在t1处，例如归因于掉电的开始，vdd开始下降。由于hs i/o节点308(未展示)处的电压与vdd成比例，因此它跟随vdd并也开始下降。ac耦合电容器(例如，电容器216)充当低电阻路径(实际上为短路)，通过负载(例如，电阻器218)传导来自接地的电流，将瞬时电压(例如，在节点217处)下降到低于零。
48.另外，在一些操作模式下，节点308可能处于高阻抗状态，因此中继器的tx端口(例如，hs i/o节点308)处的tx偏置电压不保持其与vdd的比例，其下降速度比vdd的放电速率慢，其中vdd最终下降到低于tx偏置电压。在不具有由本公开实现的控制电路系统的情况下，此结果可参考图3来理解。
49.由于vdd中的下降，tx偏置电压相应下降。在不具有任何控制的情况下，tx偏置电压将继续下降，直到vdd达到0伏。因此，tx偏置电压中的下降将最终导致节点217处的瞬时电压下降到低于-0.5伏，并违反指定范围的下限。
50.因此，根据图3中所描绘的具体实施方案，负载电压控制电路系统302的作用是防止ac耦合电容器的另一侧上的瞬时电压(例如，节点217处的电压)下降到低于指定范围的下端。电路系统302采用比较器352比较从vdd(经由电阻器r1及r2)分压的节点a处的电压与由带隙装置354产生的节点b处的参考电压。当vdd充分下降使得节点a处的电压低于节点b处的电压时(图4中的时间t2)，比较器352的输出(vdd_pg或vdd“电力良好”)从高变低。vdd_
pg(即，vdd_pg#)的反相版本发信号通知电路系统304以掉电(经由输入pdin)。vdd_pg变高还通过经由nand门320关断pmos晶体管310来从电路系统306移除电力。vdd_pg#还关断pmos晶体管314，从而cap_ext与vdd断开连接。
51.通过从电路系统306移除电力，hs i/o节点308转到高阻抗状态，例如，回顾端口的掉电i/o缓冲器，所述高阻抗状态实际上为开路。这移除了归因于各种相关联的偏置元件而导致的漏泄电流路径，从而停止电流通过下游负载及ac耦合电容器(例如，电阻器218及电容器216)的流动，从而使负载处的瞬时电压恢复为零，如图4中在时间t2处的信号404中所反映的。
52.就在t2之后，vdd随着外部供应电压继续下降，但tx偏置电压将在一段时间内保持不变，这是因为节点308处于高阻抗状态。随后，当cap_ext处的电压下降到低于tx偏置电压时，pmos晶体管310的二极管318及体二极管将变为正向偏置，从而呈现新的漏泄电流路径。但是，通过选择用于外部电容器214的适当的值，cap_ext的节点电压将足够缓慢地放电，以防止节点217处的瞬时电压违反指定范围的下限。
53.可选择vdd_pg从一切换到零的点，以确保瞬时下游电压(idv)尚未违反指定电压范围的下端。图3的示意图的数值实例将是指导性的。
54.在此实例中，rl及r2将节点a处的3.3伏的vdd分压为0.268倍。将此电压与节点b处的0.71的带隙电压进行比较。当vdd达到2.65伏时，比较器352的输出从高转变为低，使得vdd_pg＝0伏。那时，hs i/o处的输出缓冲器转到高阻抗状态，且没有电流从ac耦合电容器流动或流动通过rload，从而导致idv跳回到接地，如图4中在时间t2处所展示。
55.选择带隙参考电压以及rl及r2的值，以确保在idv达到-0.5伏之前达到中继器的通电/断电阈值电压。hs i/o约为vdd的0.75倍。idv约为vdd的下降的0.75倍。vdd的0.65伏的下降(从3.3伏到2.65伏断电阈值)与0.75x 0.65＝0.488伏的idv的下降(从地面)对应。因此，在此实例中，idv恰在usb规范的-0.5伏下限之前回到0伏。
56.另外，通过使cap_ext与vdd断开连接，hs i/o节点308处的电压不再跟踪vdd的放电速率，而是跟踪连接到cap_ext的外部电容器的放电。也就是说，即使cap_ext与vdd断开连接，所述节点上的电压仍将继续以与外部电容器的大小成反比的速率放电。因此，可选择外部电容器的值以确保此放电速率足够慢，使得由pmos晶体管310的二极管318及体二极管表示的漏泄电流路径(其在cap_ext处的电压下降到低于hs i/o时变为有效)永远不会汲取足够的电流使得idv在时间t2之后有违反指定范围的下限的危险。针对此实例及图4中所描绘的波形，外部电容器的值被选择为2.2微法拉。
57.更一般来说，取决于vdd的值及vdd与hs i/o处的电压之间的关系，选择适当的电力良好阈值及外部电容器的适当值可确保瞬时下游电压保持在指定范围内。且如上文所提及的，这可针对高速收发器的tx及rx端口中的每一者的信号线中的每一者进行，以确保每一者保持在指定范围内。
58.所属领域的技术人员将理解，在不脱离本公开的范围的情况下，可对本文描述的实施方案的形式及细节进行更改。另外，尽管已参考各种实施方案描述各种优点、方面及目标，但本公开的范围不应受到此类优点、方面及目标的限制。而是，应参考所附权利要求确定本公开的范围。