直接相位数字化的制作方法

专利名称：直接相位数字化的制作方法
技术领域：
本发明涉及相对于一个已知的参考信号对诸如接收的无线电信号之类信号的相位和/或频率的检测。具体涉及用以提供这种接收的信号的已检相位或频率的数字指示的方法和设备。
为了解调例如相位或频率调制的无线电信号的目的，在借助于微计算机或数字信号处理芯片要进行连续的数值处理时，一个交变电信号或脉冲串的瞬时相位或瞬时频率通常最好直接以数值形式得到。
相位与频率有着密切的数学关系，亦即，频率是相位对时间的商。如果一个器件适于使相位数字化，则频率的数字表达式就能在一定条件下利用相位数值差值法使用模2π(循环)算术减法运算得出。要不然，也可采用一个频率数字化器件在某些条件下通过数值恢复法利用模2π(循环)算术加法运算产生相位的数字表达式。在这两种情况下，成功都取决于将循环相位域准确映射到循环数字域或相同2π周期的伽罗瓦域(Galois field)。例如，如果选取8比特的二进制字来表示相位，则0至256的数目范围必须准确地与0至2π弧度的相位范围匹配，这样，转过一圈满2π的相位就准确地由8比特二进制字转过一圈由255进1回到0所表示。
对一个交变电信号的相位进行数字化的一种传统方法是先将该信号与一个参考信号一起施加给相位比较器，于是相位比较器产生正比于这两个输入信号的相位差的一个输出电压或电流。然后把这个信号相位的模拟测量值施加给一个模/数转换器，产生数字码形式的所需数值。
上述方法除了需要模拟电路元件的缺点外，还有其他一些缺点。如果相位比较器的相位/电压转换因子与模/数转换器的电压/代码转换因子的匹配不准确，则在一个循环域映射到另一循环域的过程中会产生误差，它能在诸如微分之类的后继数值处理中被放大。
借助于模拟鉴频器及其后面的模/数转换器进行频率的数字化的一种类似的传统方法也有类似的缺点。当恢复频率以得到相位时，由于在该鉴频器与模/数转换器的匹配中的实际存在的允差，其结果也偏离了真正的相位。
当输入信号含有显著数量的噪声时，设有有限个数的、具有2π范围的相位比较器电路正确地工作。例如不希望使用一个相位比较器来对很多周期的信号相位求平均，因为在不连续的0°/360°的范围内，由于刚过0°和刚不到360°之间的噪声可能使后继的相位改变，因此这种电路可能产生180°的完全错误的平均结果。为了解决这个对诸如相位之类的循环量求平均问题，其瞬时值是需要的。于是可以使用循环平均，这涉及到取该相位角的正弦和余弦，分别平均这些正弦值和余弦值，然后计算该结果的反正切值。
对于噪声信号的模2π问题的另一解决方案是使用两个相位比较器，其参考输入偏移90°，这样，它们之中至少一个远离该二义区。通常选取的一种类型的相位比较器能产生一个正比于两个输入之间相位差的正弦值的输出电压，于是这两个正交比较器的输出分别是该相位角的正弦值和余弦值。这两个信号直接适合于循环平均。这样，在已平均的正弦和余弦信号单独地数字化之后，通过数值反正切运算，可以得出所需的相位值。这个所谓的“I、Q(同相和正交)”方法是相当复杂的，因为它需要许多模拟分量、两次模/数转换和数值反正切运算。
使用纯数字逻辑元件产生代表信号瞬时频率的数值的一种已知方法是所谓的“计数器-鉴频器”方法。这种方法要求对在给定时间里出现的输入信号的过零点(或周期)个数直接计数。在读出先前的结果之后，数字计数器复位到零，然后再继续计数固定时间内发生的输入信号过零点事件以产生下一个数。
计数器-鉴频器有关的问题是准确测定频率需要长的计数时间。例如，如果要求1%测量准确度，则计数时间必须拉长到约为该输入信号的100个过零点。这样，产生新的频率测量值的速率就被限制到约为该信号频率的1/100。而且，信号频率在测量周期内的波动将看不出来。
数字式计数器-鉴频器的缺点部分地是由于必须把定时分辨率限制到该输入信号的整个周期而致。如果不到一个周期的分辨率可以得到的话，则给定的测量准确度在更短的时间内就可以得到。在数字式周期测量中，信号的一个或多个整个周期的持续时间是通过计数一个更高频率时钟的周期来测量的，这样就提供了不到一个周期的准确度。该周期的倒数就是频率测量值。
在数字式周期测量中，信号过零点的发生使先前的计数从该计数器中被读出，之后计数器复位到零。然后它再计数直到下个过零点出现，在新的过0点到来时该新的周期测量值被读出，依此类推。
数字式周期测量的缺点是需要倒数运算，进行测量所持续的周期是不规律的，是由信号本身确定的。这种操作称为自然取样。人们更希望以规则的取样间隔对信号取样和数字化，所述的规则取样间隔不是可能的噪声或变化的信号的函数。
本发明致力于一种电子电路，该电路可以以规定的时间间隔产生以模2π格式正确表示一个交变信号或脉冲串相对于一个参考时钟信号或脉冲串的相位角。而且，所产生的相位值适合于使用模2π算法的数值微分或其它的处理，以产生瞬时频率的数字表达式。
本发明电路的一个特别的特征是输入信号的频率、参考时钟的频率和相位取样的频率可在实际限定范围内独立地选取，并且它们之间没有约束的特定的关系。本发明电路的另一特征是该电路全部用数字逻辑元件来构成。
为此，本发明的一个目的是提供一种电子装置，该装置以规定的时间间隔产生以模2π格式表示一个交变信号相对一个参考时钟信号的瞬时相位角的数字值。
本发明的另一个目的是提供一种电子装置，该装置能够使用模2π算法来执行所产生的瞬时相位角值的数值微分，以产生该交变信号瞬时频率的数字值的表达式。
本发明的又一目的是提供一种电子装置，该装置产生交变信号瞬时相位角的数字值表达式，其中输入信号的频率、参考时钟的频率和相位取样的频率是独立选取的，并且在取得瞬时相位角值而使用本电子装置中，它们之间不要求有特定的关系。
本发明再一个目的是提供一种电子装置，该装置产生一个输入的交变信号的瞬时相位或瞬时频率的数字值，能克服传统的相位/频率数字化装置的上面提到的缺点。
这些目的和其它目的的实现在于本发明提供一种电子电路，在规定的取样时刻确定出作为数字码表示一个电信号相对于一个参考信号的瞬时相位的一个数值。设有一个计数器电路用以连续地产生代表“该参考频率信号被重复计数周期频率相除得出数值”的已存储的计数，该计数周期重复频率具有与该电信号的期望中心频率相同的量级。设有一个触发器单元，可响应于它的一个待命输入端上接收的取样脉冲和在第一输入端上电信号的阶跃来产生一个触发脉冲。一个中间寄存器响应它所接收的该触发脉冲来存储该计数器电路的瞬时状态。该计数器电路瞬时状态与该电信号的瞬时相位值相对应。设有一个校正电路用以通过除掉累计的相位偏离值来校正在中间寄存器中得出的数值，该相位偏离值是各取样脉冲之间的一个预定的时间段与计数周期重复频率和该电信号的期望计数频率间的一个预定频率之乘积。设有一个输出寄存器用以存储该计数器电路的校正结果的数值，该数值是响应下一个取样脉冲的出现从中间寄存器传来的，取样脉冲还实现了把计数器电路的下一瞬时状态存储入中间寄存器内的作用。


图1示出本发明的数字化电路的方框图;
图2示出本发明的触发器电路的一个较佳实施例;
图3示出本发明的数字化电路的另一实施例的方框图;
图4示出本发明的包含一个非线性校正单元和一个频率估算器的数字化电路的方框图;以及图5a和图5b示出本发明的频率估算器的两个实施例。
参见图1，这里示出体现本发明原理的一个电路的简化方框图。一个参考时钟频率10被产生，该频率是所期望的信号频率的某一整数倍，最好是二进制的。参考时钟频率10施加在数字式计数器12上，使该参考时钟频率除以该整数倍数以得出一个分频的计数周期，该周期的重复率与所期望的信号频率相同。在输入信号的过零点事件时记录计数器12的状态从而产生一个输出值。与前面提到的已知方法相反，数字计数器12不是周期性地被复位，而是继续在测量之间递增。此外，响应于两个事件的发生而被起动的触发电路14使得该计数器的状态被记录。
触发器电路14必须首先接收一表明测量将要进行的取样脉冲16而处于待命状态。一旦进入待命，该触发器电路14就在输入信号18的下一个过零点时被触发。当它被触发时，产生的输出触发脉冲20使在那个瞬间的计数器12的状态被传送到中间保持寄存器或锁存器22。作为一个可选择的实施例，通过使该锁存器扩展1个比特，并通过记录该参考时钟频率10在触发瞬间是处在负半周还是在正半周上，可以得出定时精度的一个额外增加的比特。可取的是，还可以通过使用具有多个刚好两种可能电压状态的参考信号波形(例如锯齿波或其它模拟波形)、和使用模/数转换器之类的装置使上述状态量化到比1个比特高的多的准确度使这种增加得到改进，以把定时准确度扩展1个比特以上。
中间锁存器22的内容一直保存到下一个取样脉冲16被施加以使触发器电路14待命时为止。到那时，这个内容被传送给数字加法器/减法器25，接下去传送到输出寄存器或锁存器24，然后被下一次测量所代替。因此，在输出寄存器24中的测量值具有一个取样延迟，按外部施加的取样脉冲16所确定的有规律的速率进行。
如果所期望的信号频率正好等于计数器12的分频周期的重复频率，则过零点总是出现在相同的参考计数器状态时，而这还取决于该信号相对于参考时钟频率10的任意相位。假定该计数器12是64分频的，该计数器12所产生的数的序列例如是29、29、29……。
如果所期望的信号频率低于分频周期的重复频率，则过零点将发生逐渐地晚于每个取样事件，例如，29、32、35、38……62、1、4、7……，该计数器在数值为63时转一圈。
每个取样的准确的所期望的增量在这个例子中等于两取样值之间时间乘以频率偏差的64倍。例如，如果所期望的标称信号频率比参考计数器重复频率低1000赫兹，而取样速率为256赫兹，则两取样值之间的所期望的增量将是1000/256＝3 29/32。
当输入信号的标称中心频率等于N比特数字参考计数器的重复周期，亦即等于fO除以2N时，假定该计数器是纯二进制的，则相继的相位测量将给出相同的数值。在实践中，参考时钟具有输出频率准确地是所期望的标称输入信号频率的2N倍这是很难实现的，因此，人们希望代之以使用最近似得到的频率。这个误差是固定的并且是已知的，这样，人们可以预知由此得出的相位值将会误差一个数值，该数值在相继的取样值之间会逐渐增大。
例如，如果除以2N(参考分频器重复计数周期)的参考频率与标称的输入信号频率之间的差值是每秒100个周期，则该相位测量值会以每秒2π的100倍的速率变化，即使具有精确的中心输入频率。如果取样速率为每秒1000次，则相位误差在每个取样值之间以100×2π/1000＝π/5的速率增加。这个逐渐增长的但总量可以预知的误差可由图1所示的电路来消除。
在上面的例子中业已选取计数器12在数值63时转一圈，所期望的增量3 29/32不是一个整数，这个例子说明，通过将准确度扩展到设想的十进制小数点的右边来表示所述分数部分，累加的增量仍然可以预知。在上面的例子中，二进制累加器23具有6个比特在十进制小数点的左边加5个比特在十进制小数点的右边，它可以按1/32为一步来表示数。每次取样值之后，该累加器用3 29/32的数字码000011.11101递增。
在每个取样脉冲之后，数字累加器23按每个取样周期增加一已知的系统相位误差的增量(在上面的例子中的π/5)来增加，所以它相继旋转经过π/5、2π/5、3π/5、4π/5、0(进位被忽略)、π/5、等。然后把累加器23中的这个数值用数字加法器/减法器从相位测量值中减去，以得到一个校正的结果，这个已校正的结果应当是准确的标称输入频率的连续取样脉冲上的一个常值。由于参考时钟频率10的系统频率与输入信号中心频率偏离一个准确关系，而消除了这种平均旋转。
可以注意的是，累加器23的比特字长足以按所需的高精度表示分数频率误差。累加器23可以具有比在中间锁存器22中记录的N或N+1比特相位测量值还多的精度比特。从原理上说，只有该累加器23的最有效的N或N+1比特以后在数字加法器/减法器25中使用，以实现校正，然而，为了减少因所用的累加器数值舍位而引起的额外的小误差，在N或N＝1比特以外或以上使用一或两个额外比特是有利的，其结果是，从加法器/减法器25来的输出值的精度在长度上拉长到L比特，这里L略大于N或N+1，例如N+2比特。如果系统频率误差可由不大于N或N+1比特精度的一个累加器增量来准确地表示的话，则不需要加长累加器或加法器/减法器的字长。
累加器23中的数值代表系统相位偏差，由于系统频率偏离参考频率，因此只有正好在规定的标称中心频率上的信号才会累加上至这点。输入到该累加器23的增量代表取样间隔期间累积的系统频率偏差在每个取样周期上增加的额外相位旋转。通过从相位测量中减去累积的相位偏差之后将此结果传送给输出寄存器24，这就既校正了系统频率误差又校正了相应的取样速率。因此能够在合理的实际条件下相互独立地分别选取信号中心频率，参考频率和取样速率。还能够在两取样值之间有一个可变的周期，只要非规律性是系统的和已知的，系统相位误差分量也就能够预知和被减掉。
图1中的数字式计数器12最好是使用“格雷码”(Grey Code)的数字式计数器。格雷码的计数序列是在每次计数时多位数字计数器中只有一位数字变化，例如，十进制序列-0、1、2、3、4、5、6、7、8、9、19、18、17、16、15、14、13、12、11、10、20、21、22、23就是格雷编码。在二进制中，格雷码与通常的二进制码的区别如下面示例性的说明通常的二进制码 格雷编码0 0000 00001 0001 00012 0010 00113 0011 00104 0100 01105 0101 01116 0110 01017 0111 01008 1000 1100
9 1001 110110 1010 111111 1011 111012 1100 101013 1101 101114 1110 100115 1111 1000对于通常的二进制编码，如果触发脉冲正好在该计数器12增值的瞬间出现，则同时会有几位数字改变，例如从0111(7)变为1000(8)。这就存在一种危险，即各比特以很小的，但稍微不同的速度改变。这可能导致锁存一个错误的数值，即其中一些比特已改变而另一些比特还没变。例如，在从0111(7)到1000(8)的跳变中，如果最有效比特比其余比特变化得稍快些，则可能锁存错误状态1111(15)。然而，使用格雷编码在一个时刻只有一个比特变化，因此，如果触发脉冲在该计数器12正改变时出现，可以被锁存的只有两个交替值，即先前值和新值，它们之中的任一个都是同样可行的。当使用格雷编码计数序列时，需要格雷/二进制码转换，以便于进行诸如相位值的加法/减法之类的随后的算法运算。因此在中间锁存器22和输出锁存器25之间的某一点处使用格雷/二进制码转换器26是有利的。
图1中所需要的触发器14可由图2所示的逻辑电路图来实现。参照图2，第一沿触发的D型锁存器26的时钟输入端与取样脉冲源16连接，在其数据输入端上有一个永久“1”电平。在取样脉冲沿出现时，数据“1”电平将被传送到Q输出端，该输出端与第二沿触发的锁存器28的数据输入端相连接。锁存器28的时钟输入端由输入信号18来驱动。于是，在触发电路14已待命之后，在输入信号18的下一个沿或过零点出现时，“1”电平将呈现在触发的锁存器28的Q输出端上。该输出就是输出到图1中所需的中间锁存器22的触发脉冲。
当触发器电路14已触发后，需要借助于一个适当的复位脉冲使其返回到初始状态。例如，这可以通过使来自触发锁存器28的Q输出端的触发脉冲经过两个移位寄存器30(该寄存器被锁定在高参考时钟频率10上)进行延迟、以产生一个复位脉冲加到待命锁存器26和触发锁存器28上来实现。由于来自触发锁存器28的触发脉冲与参考时钟频率10没有特定的时间关系，因此在参考时钟到达第一移位寄存器延迟级后没有产生延迟或产生的延迟很小之前的很短时间该触发脉冲就能产生。于是两移位寄存器延迟级用来保证该输出触发脉冲和复位脉冲都是至少有一个参考时钟周期长并且不会偶然地变为趋于零那样的短。
还可能有许多的本发明的实施例被实施。前面提到的另一个实施例通过在中间保持锁存器22中不仅记录触发脉冲出现瞬刻时计数器12的状态，而且还记录触发瞬刻时参考时钟波形的状态来得到相位测量精度的一个或一个以上的额外比特。在该实施例的最简单的实施中只需要记录的是方波时钟波形的高/低状态，以提供额外的一个比特的分辨率。为了进一步增加分辨率，可使用诸如阶梯波或连续的斜波(锯齿波)之类的具有两个以上电压状态的波形，并配用判别这些不同状态的装置例如一个合适的模/数转换器。
使用输入信号的正、负沿或过零点还有其他好处的。一个好处是，允许触发器电路14在它待命以后，不管先到达的哪一种极性的沿，都可使它触发。其优点在于，这个沿是在时间上最靠近所需的取样瞬间(相位量化)的沿。在这种情况下，还有必要记录哪种极性触发了该触发器和有必要校正在0°或180°得到的相位值，例如使最有效比特(MSB)反相。
图3示出本发明使用输入信号的两个沿来触发该数字化的一个配置。取样脉冲16使两个不同的触发器电路30和32同时待命，然后，根据分别出现的输入信号18的正向或负向跳变，它们被触发。
两个触发器的输出线分别与或门36的两输入端连接，从而，任一个触发器的输出都使参考计数器的状态锁存到第一锁存器22中。此外，这个事件的发生还使两触发器电路30和32复位，因此他们需要一个新的取样脉冲16实现再次触发。这种操作保证在待命以后只有要被触发的第一触发器将被触发。置位/复位触发器34记录两触发器电路30和32中哪一个被触发。
假定输入信号的正向跳变规定了相位，负向跳变名义上发生在半路上(180°)，则在负向信号沿上进行测量时需要校正该相位测量180°。在该取样脉冲下一次出现时将该结果锁存在输出锁存器24之前，如果有一个负跳变去触发连接的触发器，则这种校正将通过使该相位测量值中最有效比特借助于异门38来使置位/复位触发器34的最有效比特的状态(代表0°或180°)进行异操作来进行。
通过使用两个单独的触发器电路，使它们分别由输出信号的负向和正向的脉冲波前触发，并将计数器状态分别记录在两个不同的锁存器内，还可以在相位分辨率或准确度方面获得到一个小的优点。这两个结果然后被组合以得出具有一个比特附加长度的相位字。这两个结果的组合例如可按下式来完成相位＝模2n(2×A+模n(B-A))式中A是由一个极性的过零点触发的锁存器的内容(被测模数n，大概是2的幂)，B是由另一极性的过零点触发的锁存器的一个类似值。
差值(B-A)计算的模n与A值的二倍相加(A左移一个比特)。折算模2n后的结果给出了1比特加长字长的相位表达式。
此外，通过如下的安排即只有触发器电路14在最后的取样周期里触发才为输出锁存器24产生选通，以便在输入信号异常或很微弱以致不能提供很好的估算的情况下，先前的数值也能被保存。通过计算相位数字化路或在相继的数值处理中的数值差值还可实现保存较高阶的算法。在这后一种情况下，将从该电路产生一个标志比特来指示在最后的取样周期期间触发脉冲是否已经出现。
再者，本发明的另一个实施例包括一个算法单元，该单元接收存储在输出锁存器24中的已校正的数值以产生一个代表该输入信号的瞬时频率值的数字码。该单元使用模2π算法对两个接续的瞬时相位值进行减法，在效果上，相当于瞬时相位值的差值。
由于输入信号18的相位相对于有效频率标准10和/或取样时钟脉冲16是任意的，因此在仅使用一种极性的过零点的事件中，输入信号18的过零点实际上在时间上要偏离所需取样瞬刻，甚至高达输入信号频率18的名义上一个周期，而在使用两个极性的事件，高达名义上的半个周期。由于其频率与参考时钟频率10不同，乘以额外时间，因此该取样定时误差随后在相位测量中又引起一个等于输入信号18的额外相位旋转的误差。如果所得出的0-1周期或0-1/2周期的时间偏差比取样周期小，并且信号的频率偏差相对于参考时钟频率10小，这个额外误差与这两个小的数值的乘积成正比，因此可以忽略。然而，如果其中任一个量较大，如在该系统设计得采用输入信号标称频率与参考时钟频率之间一个较大的系统偏差来运算时，或者取样速率占输入信号频率的一大部分时，或者上述两者都有时，就必须执行明显校正，以消除这种形式的误差。
这种所需的校正是一个积，即早于或迟于触发器被触发时所需的取样瞬刻的时间、可表示为总取样时间T的一个分数dT/T与在整个取样周期内信号的期望相位偏差dF之积。该校正可用下式表示额外的校正＝dF×dT/T作为一个例子，现在来描述当所需的取样瞬刻与参考计数器的0值一致时的情况。在这种情况下，dT由锁存在中间锁存器22中的相位值给定，或者，dT由中间锁存器值减去取样脉冲16发生时数字计数器12的数值而给定。该信号相对于在取样周期期间的参考值的相位偏差dF与频率偏差成正比。只使用期望的系统频率偏差的固定标称值就够了。另一种情况，在输入信号的频率变化范围宽的情况下，必须使用瞬时频率的估算值。在本发明被用于相位测量的数值差值法的频率确定的实施例中，这样的估算值将是可以得到的。图4中示出了说明这样的采用非线性校正方法的本发明的一个实施例方框图。
参照图4的使用非线性校正的实施例，可以把一个可选择的非线性校正单元40看作是在图1实施例中所用的数字累加器的一个辅助元件。然而，应该注意的是，应用该非线性校正单元40并不是必须使用数字累加技术。图1的数字累加器23计算相应于所期望信号与参考计数器值之间频率之差的系统地增加(转动)的相位。然后从被测相位中减去该值以得出一个校正相位值，它近似等于当参考计数器12的周期等于标称信号周期时应得出的数值。
如果触发脉冲的计时起伏相对所需的规律取样瞬刻并不大，则上述校正就足够了。尚且，如果在触发脉冲出现时虽有明显的计时起伏，但要消除的系统频率误差很小或没有，则可以省去该非线性校正。然而，在计时起伏和系统频率偏差两者都很明显时，图4所示的非线性校正方法是需要的，非线性作用的大小与时间误差dT和频率偏离dF之积成正比。
图4的非线性校正单元40包括一个加法器/减法器42和一个乘法器44。设有一个频率估算器46以产生频率估算值，它包括一个比较器47、一个累加器48和一个环路滤波器39。
为了实现非线性校正，需要将频率偏离dF的估算值乘以取样时间误差dT。图4示出在估算瞬时频率误差的方法中频率估算器46的使用，它还被称作为数值锁相环路。频率估算器46同时估算任何静态的系统频率偏差加上由于例如在该输入信号发送端处所使用的调制而引起的动态的变化分量。当然，正如在图1的数字累加器23被使用的情况，如果静态的系统分量预先已经知道，则在把结果施加到图4的数字锁相环路之前通过这样的数字累加器技术可以将它除掉，因此只估算剩余的动态分量。然后将该动态分量加上该静态分量以得出总的瞬时频率误差dF，该误差施加到非线性校正单元40上。如果该动态分量小而静态分量较大，则在非线性校正中只使用dF值的静态分量是恰当的。然而，由于数值锁相环路既估算瞬时频率偏差的静态分量也估算动态分量，所以在所有的情况下并不需要数字累加器23。
图4所示电路的希望的最后结果实际上是信号频率瞬时偏离-已知标称值的量度。频率估算器46的数字锁相环路产生输入信号18瞬时，偏离参考计数频率的量度，它等于对标称频率的所需偏差加上标称频率相对于参考计数频率的恒定差值。因此，如果与参考频率的恒定差值不为零，则应从频率估算值dF中减去该恒定差值后再把该希望的结果进行下一步处理。在这种情况下，与静态频率偏差相应的一个恒定值已从一频率测量值中减掉，而可是象在图1中从相位测量值中减去增加的相位校正值。然而，如果希望相位输出值来自图4系统，则来自非线性校正单元(如果需要)的已校正的相位值可以与图1的数字累加器的输出相组合，以减去由一已知的静态频率误差引起的系统偏差。
图5a和图5b示出用以从结果的相位测量值中得出频率估算值的装置。图5a和图5b所示装置的每一个都可用作为图4频率估算器46的可替代的实施例。
图5a示出通过数值地减去接续的输入取样值方法从相位测量值中得出频率估算值的装置。图5a的装置通过减去前一个取样周期所做的相邻相位角测量值来确定相位角的变化率。n比特减法器52从当前的相位测量值φi中减去延迟的相位测量值φi-L。延迟的相位测量值φi-L是经过延迟单元50的相位测量得出的，延迟单元50按预定数目的取样周期来延迟相位测量值。然后将最终结果通过一个数字滤波器54，由该滤波器输出希望的频率估算值。
图5b的装置利用一个数字锁相环路从相位测量值中得出希望的频率估算值。该装置借助n比特减法器56从累加器57中的值中减去相位测量值的输入取样值。累加器57度量输入相位取样值与被存值之间的角度误差。校正单元58进行校正，以便这两数值一致。这最后的调整生成一系列输入相位角的旋转频率的一个估算值。如果输入频率是恒定的，则输出结果准确到所用算法的位数。然而，如果在输入序列中相位角的旋转速率不完全恒定，例如有噪声无线电信号，则累加器57和校正单元58将连续地对输入序列数值与存贮值之间进行误差校正。这样，所得到的估算将只是在那个特定瞬间的输入频率的估算值。
虽然已经描述和说明了本发明的一个具体的实施例，但是可以理解，本发明不限于这个实施例，因为本技术领域的技术人员还可以作出许多修改。本申请力求任何的和所有的修改都落在所附权利要求书规定的本发明精神和范围以内。
权利要求
1.一种用以在特定的取样瞬间确定一个数值的电路，所述数值作为一个数字码代表一个电信号相对于一个参考信号的瞬时相位，所述电路其特征在于包括计数器装置，通过对所述参考频率信号用重复计数周期的频率相除，连续地产生一个代表上述相除结果的被存储的计数，所述的计数周期的重复频率与上述电信号期望的计数频率的数量级相同；触发器装置，用以响应接收一取样脉冲和上述电信号的一个跳变来产生一个触发脉冲；以及第一寄存器装置，用以存储上述计数器装置的一个瞬时状态，它响应于接收了所述触发脉冲，使所述的计数器装置的瞬时状态传送给所述的第一寄存器装置，所述的瞬时状态与上述电信号的一个瞬时相位值相对应。
2.根据权利要求1所述的电路，其特征在于，它还包括校正装置，通过消除累加的相位偏差值来校正上述第一寄存器装置得出的数值，所述的相位偏差值是各取样脉冲之间的一个预定的时间段与在上述计数周期重复频率和上述电信号的期望计数频率之间的一个预定的频率差值之积;和第二寄存器装置，用以存储上述计数器装置的上述已校正的结果数值，响应下一个取样脉冲的发生，该数值从上述第一寄存器装置传送来，上述的下一取样脉冲的到来使上述计数器装置的下一瞬时状态存储在上述第一寄存器装置中。
3.根据权利要求2所述的电路，其特征在于，所述的触发器装置包括一个第一跳变触发装置，它响应于接收上述取样脉冲并产生一个置位信号而被置位;和一个第二跳变触发装置，它响应接收上述电信号的上述跳变而被置位，并且，其中，上述第二跳变触发装置响应于来自上述第一跳变触发装置的上述置位信号和上述电信号的上述跳变两者，产生上述触发脉冲，上述触发脉冲实现上述第一和第二跳变触发装置的复位。
4.根据权利要求3所述的电路，其特征在于，所述的第一和第二跳变触发装置包括多个触发器。
5.根据权利要求3所述的电路，其特征在于，它还包括第二触发器装置，用以响应接收上述取样脉冲和上述电信号的第二跳变来产生第二触发器脉冲，所述的第二跳变与在上述触发器装置的上述第二输入端上接收的上述电信号的上述跳变相反;第三寄存器装置，用以存储上述计数器装置的上述瞬时状态，上述计数器装置的上述瞬时状态被传送到上述第三寄存器装置，以响应上述第三寄存器装置接收上述第二触发脉冲;以及用以将上述第一寄存器装置的内容和上述第三寄存器装置的内容相组合，以产生一个输出值的装置。
6.根据权利要求2所述的电路，其特征在于，上述校正装置包括一个数字累加器，它的内容在取样脉冲之间增量一个与上述预定时间段和上述预定频率差值之积成正比的值，所述的累加器的内容被加到或从上述被测相位值中减出，以消除上述累加器的相位偏差。
7.根据权利要求2所述的电路，其特征在于，它包括用以产生一个代替上述电信号的瞬时频率的数字码的装置，上述产生装置的工作是用模2π算法使两个相继的瞬时相位值相减。
8.根据权利要求1所述的电路，其特征在于，上述触发器装置包括一个第一触发器电路，用以响应接收上述取样脉冲和上述电信号的正向跳变产生一个第一部分触发脉冲;一个第二触发器电路，用以响应接收上述取样脉冲和上述电信号的负向跳变以产生一个第二部分触发脉冲;一个或门电路，用以使上述第一或第二部分触发脉冲作为上述触发脉冲通过;以及一个触发器，用以响应于上述第二触发器电路接收上述电信号的上述负向跳变而产生的上述触发脉冲，产生一个校正信号。
9.根据权利要求8所述的电路，其特征在于，它还包括校正装置，用以响应于接收上述校正信号、对存储在上述第一寄存器装置中的上述计数器装置的上述瞬时状态校正180°。
10.根据权利要求9所述的电路，其特征在于，上述校正装置包括一个异门电路，用以将上述瞬时状态的最有效比特反相。
11.根据权利要求2所述的电路，其特征在于，它还包括一个第二校正装置，与上述第二寄存器装置连接，用以对上述触发脉冲相对于上述取样脉冲的偏差而引入的定时误差所得出的数值用一个校正系数来校正，该校正系数与上述定时误差和与上述所得的数值有关的瞬时频率的估算值之积成正比。
12.根据权利要求11所述的电路，其特征在于，它还包括一个频率估算器装置，与上述第二校正装置连接，用以产生与上述所得数值有关的上述瞬时频率值。
13.根据权利要求12所述的电路，其特征在于，上述频率估算器装置包括一个数字锁相环电路。
14.根据权利要求12所述的电路，其特征在于，所述的频率估算装置包括一个减法器装置，用以产生相隔预定个数的取样周期的相位值之间的差值。
15.根据权利要求1所述的电路，其特征在于，上述计数器装置产生一个格雷编码的计数序列。
16.根据权利要求15所述的电路，其特征在于，它还包括一个格雷/二进制转换器，它连接在上述第一寄存器装置与上述第二寄存器装置之间。
17.一种用以产生代表输入信号相对于参考频率的瞬时相位的数字值的电路，其特征在于，所述电路包括一个数字计数器，连续地产生代表上述参考频率被一重复计数周期频率相除而得出一个数值的一个存储计数值;一个触发器电路，响应于一取样脉冲而待命并响应于上述输入信号的过零跳变而触发，来产生一个触发脉冲;以及一个第一存储锁存器，用以响应接收上述触发脉冲来存储由上述数字计数器产生的上述数值，上述存储的数值与上述输入信号的一个瞬时相位值相对应。
18.根据权利要求17所述的电路，其特征在于，它还包括一个数字累加器，用以在上述取样脉冲每次发生时增加一预定的相位误差值增量，上述相位误差值是在取样脉冲之间的一个预定的时间段与在上述重复计数周期频率和上述输入信号的期望中心频率之间的一个预定频率差值之积;一个数字加法器/减法器，用以从上述已存储数值中消除上述相位误差值，并产生一个已校正的相位值;以及一个输出存储锁存器，用以响应下一个取样脉冲的发生，存储上述已校正的相位值。
19.根据权利要求17所述的电路，其特征在于，上述第一存储锁存器包括一个专用的比特，用以记录在上述触发脉冲产生时，上述参考频率是在负半周上还是在正半周上。
20.根据权利要求17所述的电路，其特征在于，所述的触发器电路包括一个第一触发器，用以响应接收来自恒定高信号源的一个高信号和上述取样脉冲，产生一个置位信号;一个第二触发器，用以响应接收上述置位信号和上述输入信号的上述过零跳变，产生上述触发脉冲;以及一个延迟电路，用以从上述触发脉冲产生一个延迟的复位脉冲，所述的第一和第二触发器响应于接收上述延迟复位脉冲而同时复位。
21.根据权利要求17所述的电路，其特征在于，它还包括一个第二触发器电路，用以响应于接收上述取样脉冲和上述输入信号的另一过零跳变，产生一个第二触发脉冲，上述另一过零跳变是与上述输入信号的上述过零跳变的极性相反;一个第二存储锁存器，用以响应接收上述第二触发脉冲，存储上述计数器电路的另一数值;以及一个组合电路，用以对上述第一存储锁存器的内容和上述第二存储锁存器的内容进行组合，以产生一个相位代表值。
22.根据权利要求21所述的电路，其特征在于，所述的组合电路按下式将上述第一和第二存储锁存器的内容相组合PRV＝模2n(2A+模n(B-A))式中n是一个整数，A是上述第一存储锁存器的内容，B是上述第二存储锁存器的内容，PRV是相位代表值。
23.根据权利要求17所述的电路，其特征在于，它还包括用以产生一个数字码的装置，该数字码代表上述输入信号的一个瞬时频率，上述产生装置使用模2π算法对上述输入信号的两个相继的瞬时相位值作减法运算。
24.根据权利要求17所述的电路，其特征在于，所述的触发器电路包括一个正向跳变触发器电路，用以响应接收上述取样脉冲和上述输入信号的正向跳变，产生一个正向跳变触发脉冲;一个负向跳变触发器电路，用以响应接收上述取样脉冲和上述输入信号的负向跳变，产生一个负向跳变触发脉冲;一个或门，用以使上述正向跳变触发脉冲或上述负向跳变触发脉冲通过，形成上述触发脉冲;一个触发器，用以响应由上述负向跳变触发器电路接收上述电信号的负向跳变而产生的上述触发脉冲，产生一个校正信号。
25.根据权利要求24所述的电路，其特征在于，它还包括校正装置，用以响应于接收的上述校正信号，对上述第一存储锁存器的上述存储值校正180°。
26.根据权利要求25所述的电路，其特征在于，所述的校正装置包括一个异门，用以将上述存储值的最有效比特反相。
27.根据权利要求17所述的电路，其特征在于，它还包括一个第二校正装置，它与上述输出存储锁存器连接，用以对上述触发脉冲相对于上述取样脉冲的偏差而引入的定时误差用一个校正系数校正上述相位值，上述校正系数与上述定时误差和与上述相位值有关的一个瞬时频率的估算值之积成正比。
28.根据权利要求27所述的电路，其特征在于，还包括一个频率估算器装置，它与上述第二校正装置相连接，用以产生与上述相位值有关的上述瞬时频率值。
29.根据权利要求28所述的电路，其特征在于，所述的频率估算器装置包括一个数字锁相环电路。
30.根据权利要求28所述的电路，其特征在于，所述的频率估算器装置包括一个减法器装置，用以产生相隔预定个数的取样周期出现的相位值之差值。
31.根据权利要求17所述的电路，其特征在于，上述计数器装置产生一格雷编码的计数序列。
32.根据权利要求31所述的电路，其特征在于，它还包括一个格雷/二进制转换器，连接在上述中间锁存器与上述输出锁存器之间。
33.一种用以产生代表输入信号相对于参考频率的瞬时相位的数字值的方法，其特征在于，该方法包括以下步骤连续产生代表上述参考频率与一重复计数周期频率相除得出的数值的一个存储计数值;响应于取样脉冲和上述输入信号的过零跳变，产生一个触发脉冲;以及响应于接收上述触发脉冲存储上述产生的数值，即上述输入信号的所述存储值。
34.根据权利要求33所述的方法，其特征在于，它还包括以下步骤在上述取样脉冲每次发生时，使数字累加器增加一预定的相位误差值的增量，上述相位误差值是取样脉冲之间预定时间段与上述重复计数周期频率和上述输入信号的一期望中心频率之间的预定频率差之积;从上述存储值中除去上述相位误差值，并产生一个校正的相位值;以及响应下一取样脉冲的发生，存储上述校正的相位值。
35.根据权利要求33所述的方法，其特征在于，它还包括以下步骤，记录上述触发脉冲产生时，上述参考频率是在负半周上，还是在正半周上。
36.根据权利要求33所述的方法，其特征在于，它还包括以下步骤响应于接收的上述取样脉冲和上述输入信号的另一过零点跳变，产生一个第二触发脉冲，上述另一过零点跳变与上述输入信号的上述过零点跳变的极性相反;响应于接收的上述第二触发脉冲，存储另一产生的数值;以及将被存储的内容加以组合，以产生一个相位代表值。
37.根据权利要求36所述的方法，其特征在于，上述对被存贮的上述内容进行组合的步骤还包括执行下式的步骤PRV＝模2n(2A+模n(B-A))式中n是一个整数，A是响应上述触发脉冲而存储的数值，B是响应上述第二触发脉冲而被存贮的数值，PRV是产生的相位代表值。
38.根据权利要求33所述的方法，其特征在于，它还包括以下步骤，产生一代表上述输入信号的瞬时频率的数字码，上述产生步骤包括使用模2π算法对上述输入信号的两个相继瞬时相位值相减的步骤。
39.根据权利要求34所述的方法，其特征在于，它还包括以下步骤，对上述触发脉冲相对于上述取样脉冲的偏差而引入的定时误差用一个校正系数对上述相位值进行校正，所述的校正系数与上述定时误差和上述相位值有关的瞬时频率值的估算值之积成正比。
40.根据权利要求39所述的方法，其特征在于，它还包括以下步骤，产生与上述相位值有关的上述瞬时频率的一个估算值。
41.根据权利要求40所述的方法，其特征在于，所述的产生步骤还包括产生相隔预定个数的取样周期的相位值之差值的步骤。
全文摘要
本电路产生输入电信号相对于参考频率信号的瞬时相位的数字式值，包括数字计数器，连续产生代表参考频率信号与重复计数周期频率相除的结果的存储计数，重复计数周期频率与输入电信号的期望中心频率量级相同；触发器单元接收取样脉冲和输入电信号的一个沿产生触发脉冲；中间寄存器接收触发脉冲存储与输入电信号的瞬时相位值相应的计数器电路瞬时状态；校正电路消除累加相位偏差，校正中间寄存器中结果；输出寄存器存储计数器电路的校正结果。
文档编号H04L27/22GK1058680SQ9110135
公开日1992年2月12日 申请日期1991年3月1日 优先权日1990年3月8日
发明者保罗·W·登特 申请人:艾利森电话股份有限公司