同步数字分层数据传输时序的制作方法

文档序号:7561676阅读:369来源:国知局
专利名称:同步数字分层数据传输时序的制作方法
技术领域
本发明涉及数字数据传输系统,更准确地说涉及包含已知为同步数字分层(SDH)的数据传输。SDH包含将较低频率信号多路传输到均为标称同步的较高频率信号的分层。
对SDH设备的关键要求是提供与由现有邻近时间数字分层(PDH)网络提供功能的兼容性。某些应用需要精确的网络时序,其中在送达信号的时间分量中相位信息是关键的。这种时序在现有网络中通常作为主要速率通信信号内的信号分量迁移和传送。通常主要速率通信信号在2兆比特/秒。对于本发明应用场合,假定2兆比特/秒信号是主要速率信号。然而这并非是本发明实际基本原理的要素,因为原则上这种时序可以任何频率迁移和传送或可由任何恒定数字比特率导出,然后改变比例为局部使用的适当频率。
在失去精确网络时序的情况下,结果或使该网络中某点特性储备降低,当通常参量发生变化时导致数字错误危险的增加,不然就是直接引入误差-通常出现频率低,但对临界应用仍然是不能接受的。
现在广泛认为精确网络时序的传输,至少以在PDH网络中时序作为经过该网络的2兆比特/秒信号分量传输的方式在SDH中是达不到的。
在SDH中,以虚拟容器(VC)传输2兆比特/秒信号,该容器在时间上相对帧时间基准的位置由指针定义。SDH中指针调整产生传送的2兆比特/秒信号的时间分量上的相位干扰,这可能导致在建立网络同步、例如用交换同步布局中的问题。在点-点链路上良好时序传输原则上是可能的,因为这里不希望指针发生变化,但在实际网络中必须允许通过增减多路传输器、中枢、交叉连接等进行传输,所有这些可引入连接于VC的指针的数值上变化。
继续讨论建立改进SDH途径的可接受标准以克服该问题,但至今提出的技术一般要求沿SDH路径的所有节点配备协调设备,这实际上意味着认可这些技术为标准。这种解决方案可能是实际的,因为对初步标准已存在大量设备。
在缺乏这种新技术的情况下,假定SDH网络上的网络时序是通过SDH(通常为光学)载体分配的,带有以适合于该范围的主要速率-2048或1544千比特/秒-来自由其传输比特率改变比例之后接收的载体时序驱动的专用时钟输出端。每一设备通常只配备一个或两个这种输出端,并且它们仅可用于已设计来通过与数据端口分开的端口接收时序的设备。
这些输出端在最可能的情形之一中可能无实际用途,其中一用户通过例如铜线对、光纤或无线电载体上的常规2兆比特/秒链路连接到网络中的SDH元件。在这些情况下,设置仅用于时序目的的另一2兆比特/秒连线是不经济的;实际上那些要求网络同步操作的用户设备遭受严重代价的损失。
在本发明提出之前,原则上在现在所参照附图的

图1中示出通过SDH和通过现有PDH(邻近时间数字分层)传输时序的对照配置。图1(a)示出PDH时序,图1(b)示出SDH时序。首先参见图1(a),网络时序源1将2MHz信号馈入交换机A,2兆比特信息通过两根或更多信号连接线2馈入PDH多路传输器3。该多路传输器也可通过线路5从专用网经4接收约2兆比特信号而该专用网络4受专用时序源6控制。
来自PDH多路传输器3的输出通过线路7以PDH载体的形式馈入PDH多路分解器8。这具有若干输出,一个通过线路9给出约2兆位信息至专用网络10,同时两个或多个输出锁定到网络时序源,其中每一个给出2兆比特信息到又一交换机B。
在图1(b)中,该图与图1(a)相同的部分以相同标号示出。
图1(a)的PDH多路传输器3用SDH多路传输器13代替,PDH多路分解器8用SDH多路分解器18代替。线路17连接13和18并传送SDH载体。
交换机A也是用与2MHz载体同步的控制线路14连接到SDH多路传输器。来自专用时序源6的信号通过可以是例如卫星或PDH的非SDH传输路径15送到专用网络10。图1(b)中的线路14在实际实现中可利用相邻2兆比特/秒线路2而除去,该线路将网络时序通过SDH多路传输器13传输到SDH载体而无需变为SDH标准。所提出的发明允许除去从SDH多路分解器到交换机B的匹配线,也不需变化为SDH标准。
本发明目的是提供一种不同的配备,其通过任何2兆比特/秒信号传输来自SDH元件的精确时序,且该时序完全由该元件提供,不需要改动SDH网络中的任何其它元件。它可用在由网络操作者控制的结构下,并只需加到打算传输网络时序的那些标称2兆比特/秒的输出端。
本发明提供的配备适合于同时将已通过SDH载体输入网络时序的单个公共分量传输到一个或许多2兆比特/秒用户。
最好通过首先考虑SDH通过指针传输时序信息的方式来理解它。SDH传输是基于155.52兆比特/秒的整数倍,同时每一被传输信号名义上划分为以确定的方式间置的传送字节和有效负载字节。用帧调整字和分配给总起来称为区域开销(SOH)的字节块中的管理功能的其它指定字节以规则结构构成传送字节。每帧的长度为125微秒,而每一SDH信号或载体名义上与主网络时钟同步。在155.52兆比特/秒的情况下每一所得帧具有2430字节或19440位。
有效负载字节也具有规则结构,带有它们自己的“路径开销”(POH)字节,其有效定义传送帧内的帧并具有相同额定帧速率。(这些POH和SOH是SDH的主要优点)。包括开销的有效负载字节的结构称为虚拟容器(VC)。VC帧几乎可在分配给所有信号中的有效负载的任何字节开始,并完全依赖于传送帧中的信息以找到其开始点。该信息称为“指针”,并且是以传送SOH内的数字字的形式。
(在VC内,可能存在若干基于类似原理的较小VC,且每一个具有进一步的指针,在较大VC中的已知位置。这不影响本发明的重要性,而仅字节的细节将用于指针信息)。
经过SDH网络的同步的目的是允许不同传送帧的内容完全或部分交换。这要求所有VC从同一网络时序产生,使SDH载体与该网络同步作为将该时序分配于该网络所有部分的措施。由于设备故障该分配有时可能失败,或可能暂时被种种动作干扰,但VC的无错传输仍可发生。为了使这种干扰期间无错VC传输的可能性最大,允许每一VC在聚集的字节流内“浮动”,这样在整个SDH信号中的VC的开始字节可从一个顺序帧变化到另一个。每秒发生次数受标准所约束。
启动一VC的字节中的任何变化有必要与指针数值上的变化相关联以允许找到新起始点。该变化包括该指针值的正或负变化,整个比特流中的专用字节空间被分配以对所产生的上溢或下溢分流,以便防止数字错误。不管在平滑字节流中所产生的干扰,在VC终端合理读出其内容可通过与标称网络时钟频率比较那里所使用时钟频率的接着发生的短暂变化达到,该变化过程由指针信息控制并通过使用窄带锁相环进行平滑。
实际上该调整过程成功地传输数据和平均频率信息二者,但稍微使相位信息失真。
该过程原则上与用在例如由推荐技术标准G.742,G.751中的CCITT定义的邻近时间数字分层(PDH)中的“调整(justification)”相同,这里不作任何进一步细节上的描述。
指针数值上以及相关联的调整过程的变化有效引起网络延迟上的变化。这些的长期分量增加网络漫游,而短期分量大作为抖动被滤出。保持网络同步上和操作交换机中的主要位能问题是长期分量或漫游,并比现有PDH中有关调整过程的结果更为严重。因为当两个以上的交换机互连时附加漫游可能导致现有网络充许漫游被超过,所以可能出现问题,因此缓冲存储器可能溢出,或者另一方面在VC终端时钟速率的有关短暂变化可导致现有交换设备改变时钟速率为比预定的更快,在两种情况下都可能产生误差。
按照本发明的提议利用预期用来传输SDH载体上的网络时序的配置,如已描述的。那里假定的原则是用速度倍乘或其它措施将2兆比特/秒时序转换为载体速率。然后通过该路径中的同步邻接设备将该载体速率传输通过该网络,这不包括指针调节,因为它总是发生在传送电平,从不在VC电平,因此可保持对于该信号源的相位精确度。该信号源通常是由网络同步系统提供的2MHz时钟,在远程SDH元件上常使用2048MHz频率。然后在终端SDH元件上通过数字除法或其它措施将载体时序变比回到2MHz的量级。
在所提出的实施例中,来自终止SDH元件的2兆比特/秒输出从输入SDH载体速率的改变比例形式重新定时,这是依据假定在输入SDH信号的时序与其中传输的有关2兆比特/秒信息量之间存在时钟同步。在网络布局是如此的即已知该假定不成立的情况下,命令来自附属端口的2兆比特/秒时钟输出速率由指针信息以通常方式产生,在该过程中经历已知相位干扰特性。
现在参考附图中的图2,该图仅借助于实例示出了本发明实施例的基本组件。轮廓线20中示出了去同步器,该去同步器包括将信息传递到存储器装满检测器22的缓冲存储器21,该缓冲存储器具有两个输入,一个是信息自锁相环24传递过来的线23上的读出时钟,以及为从设置在去同步器20外部的多路分解器单元26的V.C.时钟获得的写入时钟信号的线25上的输入。V.C.时钟信号也传送给指针处理器27,其还具有从多路分解器26的一个输入导出的线28上的V.C数据输入。该V.C.数据还馈送到缓冲存储器21。指针处理器将线29上的正确平均速率的非连续时钟信号馈送到可设置为内部或外部连接的选择模块30,在该实施例中借助于从存储器装满检测器22通过线路31的连接将其设置为内部选择。在该实例中模块30还具有来自另一选择模块32的2048兆赫兹输入,该选择模块32在来自可通过卫星或PDH进入的线路33上的时序路径或从BITS(组合集成时序系统)-也称为SSU(同步供给单元)-时钟供应模块接收已滤波时钟的线路34上的外部信号源之间进行选择,这可接着从由其它系统控制的任何若干信号源导出其时钟。BITS或SSU的功能是从名义上等效的交替输入的选择导出高度保密的时钟信号,并通过多个端口平行将其延伸到若干设备。同时它对时钟滤波以消除抖动,并提供高精度的备用时钟以防所有指定输入失效。任选外部位模块39馈送有来自改变比例模块36的线路35上的信号,改变比例模块36由也馈入多路分解器26的时钟37控制。多路分解器和时钟抽取馈有线路38上的M×155MHz/S信号。
当这种同步确实存在时,将会知道正向和负向指针调整在时间周期上相互抵消,允许抑制接收指针处理器的操作,只要提供有足够大小的缓冲器。该缓冲器是需要的,因为在接收的载体时序与来自26的多路分解的2兆比特/秒信息量之间可能存在漫游,这种漫游是由通过其传递信息量的每一SDH元件中每一2兆比特/秒信号的单独指针调整的积累所引起。每一2兆比特/秒信号需要将构造为网络同步的单独漫游缓冲器,因为每个信号已经历了通过该网络的不同路径。
利用缓冲存储器21来吸收漫游实质上并不新奇。例如,卫星电路利用这种存储器吸收可能因卫星位置移动而产生的相当大漫游。新奇的是结合指针的使用来使用这种存储器,这样可操作下段中的配置。
通常,多数数据传输要求与数据一起传输有关时钟,并假定该时钟不用于时间交换机或网络或某些特别敏感的设备,SDH在其有效负载上提供的时序传输标准是可接受的。在2兆比特/秒信号无误差地到达的情况下,可假定存在良好的终端至终端路径,有关时序信息将正确地该路径上通过,如以上所讨论的遭受可能的短期和中期相位扰动。如果该路径无误差地继续但这与传输它的SDH载体之间同步将失败,那么SDH传输网络可被假定为具有同步故障。在SDH有效负载上的数据以及与该有效负载相关联的时序将继续通过SDH网络但网络时序本身将不通过,不同于SDH在有效负载内的非理想电平上。
在某些情况下,可由SDH网络检测该状态,并且可将时间标记包括在SDH传输开销中,这将用来立即往前发送信号告知网络时序不再可通过SDH载体获得。
不管是否使用时间标记,如果2兆比特/秒与载体之间假定的同步失败,则漫游缓冲器21将最终趋于上溢,检测器22对该状态的早期检测可用来暂时反转正常指针操作以避免数据错误。然后实际上将执行去同步器的通常指针操作,但增加磁滞范围,在该范围内指针值的改变不产生作用。该范围在大小上相应于指针值变化范围,希望在通常网络操作中接收该指针值变化并一般设置为每一方向上的两连续指针调整的数值。在该关系中“连续”指的是SDH标准所允许的最接近连续,这里是四帧或500微秒。只要2兆比特/秒信号继续无错误,可假定它包含有效时序信息,尽管在通过SDH传输后它可能是非理想的。一旦失去了通过SDH同步,则非理想的2兆比特/秒信号保留为仅有的时序源,其中不可能获得替换备用时序(比如在BITS/SSU中)。因此对于构造以该方式工作的2兆比特/秒输出端口来说,设置在这种输出端的每一2兆比特/秒信号仍然为接收它的设备的时序标准,不考虑在载体部分的任何故障以保持网络同步。
在某些情况下输入SDH载体不用来对2兆比特/秒输出信号重新定时,并可使用同样网络时间特性的替换时钟信号。这可能在例如多个载体(SDH或其它)在一节点到达并连接到组合集成时序系统(BITS-美国术语)或同步供给单元(SSU-CCITT术语)。
2兆比特/秒输出信号的替换时序的其它实例(a)利用诸如2兆比特/秒路径一类现有PDH传输设备将精确时序传输到多路分解器。它和BITS/SSU布局在图2的顶部示出。
(b)通过通信卫星的链路上述替换(a)和(b)允许任意多的终端用户用步操作它们自己的专用网络而独立于可能的多重SDH网络,通过该网络它们的通信量可在它们自身的节点之间传递。虽然这是将来改进SDH应满足的要求,所提出的本发明打算通过诸如2兆比特/秒一类的多重非SDH接口传输单个网络时序分量。
权利要求
1.一种SDH数据传输系统,其中该系统与诸如2兆比特时序的基本速率时钟同步,其特征在于利用速率倍乘装置将2兆比特时序转换为载体速率,由网络路径中的同步邻接设备传输载体速率信号通过该系统,并从最终的载体顺序导出返回到原始频率的时序信号。
2.如权利要求1所述的系统,其特征在于在传送级发生通过该系统的传输以保持与信号源的相位精度。
3.如权利要求1或2所述的系统,其特征在于在输入SDH信号的时序与在它内部传送的2兆比特通信量之间存在时钟同步。
4.如权利要求3所述的系统,其特征在于来自终止SDH元件的2兆比特输出被由SDH载体速率的改变比例形式重新定时。
5.如前述任何一项权利要求所述的系统,其特征在于设置该系以2兆赫兹数量级频率操作。
6.如前述任何一项权利要求所述的系统,其特征在于包括一独立漫游缓冲器容纳由在被处理信号通过其传输的系统的各部分内进行的独立指针调整引起的漫游。
7.如权利要求6所述的系统,其特征在于包括构造每一信号的独立漫游缓冲器。
8.如权利要求6或7所述的系统,其特征在于包括溢出检测,以在溢出发生时识别漫游缓冲器中任何频率超出极限状态并转换为正常指针操作。
全文摘要
在一种SDH数据传输系统中,通过利用速率倍乘装置将2兆比特时序转换为载体速率使该系统与诸如2兆比特时序的主要速率时钟同步。由网络路径中的同步邻接设备在该系统中测定载体速率信号,接着返回在原始频率导出最终载体时序信号。
文档编号H04Q11/04GK1069374SQ9210584
公开日1993年2月24日 申请日期1992年7月10日 优先权日1991年7月10日
发明者S·P·弗格森 申请人:Gpt有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1