专利名称：有噪声抵消性能的通信用接插件终端阵列的制作方法
技术领域：
本发明涉及电接插件终端阵列，而这种终端阵列具有抵消干扰的性能。这种接插件专用于无线电通信及电子工业，这些应用要求元部件的性能达到所谓5类工业标准。此类标准主要是为针对由于数据传输速率提高之后而对相应的接插件或硬件性能要求而制订的。
无线电通信工业协会(TIA)与电子工业协会(EIA)合作推出了此5类元部件的标准，其中此类标准的部件的性能已适用于100兆赫芝，其传输速率预期大致可达100兆比特/秒。在1992年8月此标准暂定名为TSB40。本发明涉及到上述要求的硬件，不过这些硬件只是通信系统中的一种重要部件，其它主要的部件则有传输电缆。因此，重要的是保证所采用的接插件或硬件适用于电缆的传输特性。这种电缆通常是高性能无屏蔽的，它满足EIA/TIA公报颁布的标准TSB-36。
高性能硬件的两个重要测试参数，即5类标准，是衰减和近末端串话(NEXT)损耗，所述衰减可定义为是对因连接硬件而引起的信号功率损耗的测量。可通过在联接接插件前后对一段100欧姆的扭绞对的测试引线进行扫频电压测量而求得比衰减。在最坏的情况下，接插件内的任一扭绞对的衰减不应超过下表1所列的值，其中对于5类标准，其值是近似等于2米电缆的衰减。
表ⅠUTP硬件衰减频率(兆赫芝)类别(分贝)1.00.14.00.18.00.110.00.116.00.220.00.225.00.231.250.262.50.31000.4一个更有意义的问题是所谓的近端串话损耗，它可定义为在接插件内信号从一个电路耦合到另一个电路的测量，它可通过对端接到接受试验的接插件的一小段100欧姆扭绞对测试电缆进行扫频电压测量求得。将一个被平衡的输入信号加到接插件的干扰对，同时在测试电缆的近末端测量在被干扰对上引入的信号。换句话，NEXT损耗用来描述引起在一对扭绞对上的信号作为不希望的噪声出现在另一扭绞对上的信号耦合效应。看了表3上的测量数据的描述会对此有更清楚的了解。在任何情况下，对任何干扰与被干扰对的组合的最坏的情形的NEXT损耗，由下式确定NEXT(F)≥NEXT(16)-20Log(F/16)。式中NEXT(16)是在16兆赫芝时的最小NEXT损耗，F是在1兆赫芝至最高基准频率范围内的频率(兆赫芝)，而NEXT(F)则是在该频率时的性能。
表ⅡEIA/TIA文件TSB-40规定的UTP连接硬件的NEXT损耗极限值频率(兆赫芝)类别(分贝)1.0>654.0>658.06210.06016.05620.054255231.255062.54410040美国专利No.5，186，647中公开的传送高频信号的电接插件代表了最新的发展，其主要目的是为了减少在接插件中的特定导体间的串话干扰。其最佳实施例是一个面板安装组合式插座，它包括一对引线框架，每个框架包括四个扁平细长导体。引体架一层压一层安装，它们的导体则都大体平行且互相紧靠。每个引线框架只有三个导体是互相重叠放置的;此时在一个指定的交迭区域中不会有电接触，因为在此重叠区域里有收纳导体的凹腔。在装配后，在扭绞对1-2，4-5，及7-8内各导体重叠而导体3与6则与任何导体都不重叠。
同时，为使有一致的高性能，发现可采用一个涉及所有导线有一个更复杂的安排，并又发现终端阵列显出可减少在电导体的邻道信号通路间的电感与电容耦合引起的噪声。此外，根据本发明的阵列，采用交叉导体的独特结构，也减少了耦合到和来自附近电路由通过导体和终端引起的电气干扰。上述特点在结合附图阅读了下面后详细描述和列举的数据之后将会更清楚。
本发明是针对于一种电接插件的终端阵列，特别适合于生产用于安装印制电路板的接插型接插件。该接插件包括一个介电壳体，在封装到一个模压嵌入件内后，将配有4对电导体的两个终端阵列安装到该介电壳体中，其中各导体大致并行排列。导体各对应端，诸如各信号端则分隔开一个第一均匀间距，而其它各对应端，则分隔开一个比上述第一均匀间距大的第二均匀间距。导体的排列还有这样特点它们以无接触地重叠排列，各外部对的相应导体相互单个重叠，而中心对的各导体则相互交叉且每个导体与相邻导体交叉两次。采用上述这种导体排组，内导体对在100兆赫芝时呈现至少45.00分贝的串话损耗，此值比由5类性能要求的值高出许多。
电接插件终端阵列包括多个金属导体，为了提高高频传输性能，金属导体之间构组得可减少在选择的导体对间的电感和电容耦合及电压的不平衡，金属导体大致并行排列，相应的一些端分隔开一个第一均匀间距，而另一相应的各端则间隔形一个第二均匀间距，其中，中心部分以无接触重叠排置，而各外部对导体则相互单次交迭，且中心对的对应导体起初相交继之再向外穿过邻导体两次，因此整个阵列嵌入到有特定介电常数的塑制模中。
现参阅附图描述本发明的实例。
图1示出了一对其间包括多个导体的载波带的顶视图和底视图，它们相背排组即构成本发明的最初最佳的导体阵列交叉构型。
图2是一个显示具有图1的导体的两个载波带的顶视图，它以背靠背的关系构成了新颖的4对式构型;
图3是具有图1导体的载波带的立体图;
图4是具有图2的四对重叠构型的载流带的立体图;
图5是一对具有图4的导体的载波带的剖面图，其中载波带已在形成和插入到介电外壳组件前模压嵌入;
图6是图5的模压嵌入组件的侧视图;
图7是形成了模压嵌入组件之后将要插入到用以接纳介电插头的壳体前的截面图;
图8是带有模压嵌入组件的介电插头接纳壳体的剖面图;
图9是按本发明构组的图8的组件的立体图;
图10是多一个不同于图1构型的实施例的顶视和底视图;
图11是类似于图2的，用以表示不同于图10的背对背关系的四导体对构型的顶视图。
本发明是针对于一种电导体终端阵列，利用它们的独特的导体构型，可以减少因由在拟用于通信工业的电接插件的相邻信号通路之间的感性和容性耦合和电压不平衡形起的电噪声。通常的插头和插孔座型的接插件是由FCC细则控制的，以保证可使其能与各个厂家生产的设备相兼容。然而，遗憾的是，按EIA/TIA56B标准制订的导体对性能对第5类要求的低近端的串话损耗来说并不是最佳的，而此种串话是用于描述引起在一对导体上的一部分信号作为出现在另一对上的不希望的信号的耦合效应。通常标准RJ45接插件在八对导体组件中关键的内部时，即在4-5→3-6对上的在100兆赫芝时的串话损耗为28分贝。如顶视导体的平面排列，则上述导体自左至右依次编号为1-8。此外，这些导体从“正1”到“负8”呈现交替的极性。
按照上述理解，现在参见上述7个附图。其中图1-4表示了导体的独特的排列或交迭模式的最佳实施例。图1左边示出了一对载波带10，10′，其间延伸着4个分开的导体12，通常该组件是从一条诸如磷青铜这种金属带上冲压制取的，虽然只示出了一种组合，但应该能理解到，载波带10，10′是可延绵的或无限的，其间可以有许多个相同的导体阵列或导体组。图1的右边是阵列的底视图。在两个视图中，导体12每个都有一个交迭部分14，在此处，本来并行的16端折向不同，但在相对端18又并行取向。最后，还给载波带10，10′开有对准孔20。将图1的各阵列背对背关系组排，并使对准孔20重合，则就得到图2的八导体组合阵列。
为避免在交迭区14导体间的接触，在图3和4可见到，导体的路径有了改变。在右手座标系统中，载波带10和图1的导体12阵列的所在平面定义为X-Y平面，而Z方向正交于该平面，导体不仅在X-Y面内弯折，且也在Z方向弯折，采用所示的方式，适当地弯折导线，可避免在交迭中相互抵触，从而增加了相消特性。作为一个最佳实施例，均匀交迭间隔为0.18英寸。
从图2可看得最清楚，8个导体阵列有一并行端16，即信号进入端，导体间有一均匀的预定间隔22，而相对的并行端18，即信号输出端，有一较宽的均匀间隔24。在一个最佳实施例中，间隔22可为0.04英寸。而间隔24为0.05英尺。已发现出线导体间隔越宽，在导体体端18上对噪声越不敏感。
现再看图2的导体阵列的交迭模式，从图中可看到所有的导体自身都至少和另一个导体交迭一次。在各外部对，即对1-2与7-8，在交迭区14内只是一单角度相交迭，然而，内导体3-4-5-6的交迭模式大不一样。导体4与5相互交迭一次，然后又各又与邻导体3或6相交迭两次。如下面的数据和描述可知，内导体3-4-5-6，特别是导体对4-5和3-6是引起最坏的串话问题的危险区域。
在准备将导体阵列包纳入合适的接插件壳体过程中，图2和4的阵列要经受嵌入模压操作，这是人所共知的工艺。在导体12的输出端18，将四导体的导体端18与载波带10分开，并将它弯折到原导体所在平面外，再将自由导体端18′重新在并行于前述平面第二平面内对齐，如图5所示。
在这结构中，采用模压技术中已知的分隔器，可保证精确的间隔，最好在交迭部分14的间隔为.018英寸，对8导体阵列进行嵌入模压操作。具体地说，在导体的各交迭区14完全封装到塑料嵌入材料30内，材料30有一特定的介电常数。同时，导体端18，18′用与材料30相分间的第二嵌入物32封装。如图5和6所示，两个模嵌件30，32间只用导体段34相连。
借助于图7上箭头表示的方向来看图7上表示一个最佳实施例，其中嵌入件30，32可以构建成对壳体40是单一的嵌插组件。也就是说，嵌插件30以导体段34为轴转折90°，而突块42位于台肩44上。注意载波带10，10′已移去，以显露组件两端的八段自由导体端。此外，如常规的构形一样，导体端16或信号进入端，被均匀弯折以形成多个悬臂。
待嵌入组件30，32适当就位后，即可如图8所示将组件推入壳体40并加以密封。最后，如图9所示，三个自由悬臂端16停靠在一个塑料梳46上，这与已知技术的情形一样，同时导体出线端18，18′则在壳体40下伸延，采用如常规的电子设备中，特别在将电接插件安装到印制电路板采用的固化工艺，将其与印制电路板(未示出)相连接。众所周知，此时接插件最好是顶端进入式或是正交式接插件。
在描述了本发明的组件和导体构型之后，现在介绍对本发明的图2的导体阵列构型与以美国专利No.5，186，647，图10中的实施为代表的现有技术导体构型所作的一系列对比性试验。此一系列试验包括监测各指定导体对从其它导体对感应的信号，其结果见下表Ⅲ。
表Ⅲ串话损耗性能专利号No.5，186，647频率(图10) dB(图2) dBMHz对4-5(被激励)/对3-6(被监测)1.0093.331497.30654.0088.767281.91498.0080.431075.368610.0077.274073.153816.0070.939969.216520.0067.517367.060225.0063.583664.580631.2560.356162.362362.5048.691153.8529100.0040.749747.1532对4-5(被激励)/对1-2(被监测)1.0092.533485.70934.0076.652274.97168.0070.673468.944510.0068.732466.967416.0064.643562.852320.0062.811260.839325.0060.989059.047531.2558.927657.132462.5053.151851.0579100.0049.314747.1061
对4-5(被激励)/对7-8(被监测)1.0083.270597.96504.0077.040586.47778.0070.782279.366510.0068.928678.038816.0064.988174.669720.0062.908372.594225.0060.995470.099431.2559.145867.797262.5053.338560.7337100.0049.574655.2020对3-6(被激励)/对1-2(被监测)1.0092.537783.72814.0083.245972.19788.0076.436166.611010.0075.149464.622616.0070.432560.891820.0068.274058.749625.0066.384656.868931.2564.115554.880762.5056.115049.1693100.0049.903045.1703
对3-6(被激励)/对7-8(被监测)1.0092.531081.62984.0081.643675.28368.0075.753569.403210.0074.323767.651416.0069.856163.598520.0067.968261.678025.0065.836959.834131.2563.531757.869262.5055.696451.9807100.0049.514647.8650对1-2(被激励)/对7-8(被监测)1.0096.804893.68054.0089.150797.91098.0085.235692.148810.0083.760294.949216.0078.7884101.85920.0076.2289103.38225.0075.506989.431031.2572.244493.875162.5066.817187.5811100.0062.496988.8738
串话问题的最危险区域是在内部导体对，即，对4-5和3-6。表Ⅲ开头部分所列的数据针对美国专利No.5，186，647的构型的串话损耗性能与本发明的构型的性能作了比较。在每种情况下，随着频率的增加，串话损耗向着100兆赫芝时的EIA/TIA最小标准40.00分贝明显下降。可见，所试验的先有技术的接插件正好满足最低标准，而本发明在一个相比较的频率上却改进了7.00分贝。
在此最危险对之外的区域，两种接插件的性能一般都比较好。然而，引人注目的是，本发明的串话损耗性能都在45.00分贝以上，比5类最低标准的要求高出5.00分贝。
图10和11表示了本发明的另一种新颖的四对导体交迭构型的实施例。在该构型中，标识为导体54和56的前述导体4与5，起初互相交迭，然后在各自再进入相互间隔而并行取向之前又与邻导体3或6相交迭。扼要地说，本发明的这种独特的导体交迭构型显示了传统上用对1-2和7-8标识的各外导体的单次交迭，而内导体对3-6和4-5则至少有一次双交迭。
权利要求
1.一种电接插件终端阵列，包括多个金属导体(12)，金属导体(12)以特定构型排列，以减少在所选的导体对间的感性及容性耦合与电压不平衡，所述导体基本上互相并行排列，它们的一端以一第一均匀间距分开，而另一端则以一比第一均匀距离大的第二均匀间距分开；其特征在于中心部分(14)的导体各自无接触地重叠，且外部导体对相互各交迭一次，而各中心对导体则先互相交迭一次，然后继续与邻导体交迭二次，最后将整个阵列嵌入模压在特选的介电常数的塑料材料(30，32)中。
2.根据权利要求1所述的电接插件端阵列，其中所述的第一均匀间距约为0.040英寸，而第二均匀间距为0.050英寸。
3.如权利要求1所述的电接插件终端阵列，其中导体重叠的间距约为0.018英寸。
4.如权利要求1所述的电接插件终端阵列，在所述嵌插模压件(30)中，导体如下方式重叠排列;在一处以所述第一均匀间距并行延伸，到另一处以所述第二均匀间距并行延伸。
5.如权利要求4所述的电接插件终端阵列，其中所述终端阵列被安置在接插件壳体(40)内，以获得一个性能超过EIA/TIA规格TSB-40要求的性能的与印制电路板顶端进线和正交的接插件。
6.一种电接插件终端阵列，包括4对金属导体(12)，金属导体(12)特定构型，以减少在选择的导体对间的电压不平衡与感性和容性耦合，从而提高高频传输性能，所述导体基本并行排列，其中一端各导体间间隔一个第一均匀间距，而另一端各导体间间隔一个比第一间距大的第二均匀间隔。其特征在于中心分导体(14)的导体各自无接触地重叠，且外部导体对交迭一次，而两对内导体对则如此排组至少其中两个导体与分两予内导体交迭，而整个阵列则嵌插模压入具有选定电介质常数的塑料材料(30，32)中。
7.如权利要求6所述的电接插件终端阵列，其中所述第一均匀距离约为0.040英寸，而第二均匀距离约为0.050英寸。
8.如权利要求6所述的电接插件，其中所述的导体重叠间距约为一个0.018英寸的均匀距离。
9.如权利要求6所述的电接插件终端阵列，其中在嵌插模压件(30)中，导体以如下方式重叠排列在一处以所述第一均匀间距并行延伸，而在另一处以所述第二均匀间距并行延伸。
10.如权利要求9所述的电接插件，其特征在于它被放置在一块印刷电路板组件上以产生一个性能超越EIA/TIA规格TSB-10要求的面板安装式接插件。
全文摘要
一种电接插件终端阵列，具有性能超过5类部件要求的干扰抵消特。接插件包括一个电介质壳体(40)，壳体内安置4对电导体(12)。电导体基本并行排列，导体一端的各导体间间隔一个第一均匀间距，另一端各导体相互间比第一间距大的第二间距，其特征在于导体对无接触重叠排列，外部导体对单次相互交迭，而中心对则先互相交迭一次，再与邻导体二次交迭。
文档编号H04Q1/02GK1100879SQ94108188
公开日1995年3月29日 申请日期1994年7月6日 优先权日1993年7月8日
发明者D·R·尼尔, C·G·里德, C·F·林肯, J·J·费里 申请人:惠特克公司