专利名称：一种集成电路衬底噪声的分布式抵消方法及电路的制作方法
技术领域：
本发明属于集成电路技术领域，尤其涉及一种在数模混合集成电路中衬底噪声抵
消的方法及其实现电路。
背景技术：
随着系统芯片(SoC-System on a Chip)将模拟电路和大规模数字系统集成在同一硅衬底上，数字电路产生的噪声通过衬底耦合会干扰模拟电路，影响模拟电路的性能。因此衬底噪声成为SoC设计所面临的主要问题之一，研究和设计适用于数模混合集成电路的衬底噪声抵消技术是非常必要的。 常用的抑制电路噪声的方法是在被保护电路周围布置保护环，保护环可以吸收由多子和少子产生的衬底耦合电流，进入保护环内部的噪声也相应削减了。在这一基础上，研究人员又提出了衬底噪声的有源抵消方法。该方法采用反相放大器，输入端连接噪声探测带，用以感应从数字电路传向模拟电路的噪声，输出端置于噪声抵消带，将经过反相放大了的被检测噪声输出到这一噪声抵消带，与原来从数字电路部分传输来的噪声相叠加，使最终耦合到保护环内模拟电路的噪声得到削弱，实现噪声抵消的功能。这种有源噪声抵消技术为"抵消带法"。 但现有技术中抵消效果不好，仍然有较强的噪声从数字电路传导至模拟电路。
发明内容
本发明提供一种比现有技术中抵消带法更为有效的有源衬底噪声抵消方法，以及实现电路。 —种集成电路衬底噪声的分布式抵消方法，所述的集成电路包括集成在同一硅衬底上的数字电路和模拟电路，且所述的模拟电路周围布置有保护环，对所述的噪声进行分布式抵消的步骤如下 a)采集数字电路产生的噪声信号； b)将噪声信号输入反相运算放大器进行反相放大，得到噪声抵消信号； c)将噪声抵消信号并行的注入到硅衬底上靠近模拟电路的至少三个噪声注入点，
与噪声信号反相叠加，抵消传递到保护环内的噪声信号。 现有技术中采用的是"噪声抵消带"，而本发明将连续分布的噪声抵消带改进为分布式的若干个噪声注入点，所述的噪声注入点所在的区域大小一般为微米级，噪声注入点通过重掺杂形成。 步骤a)中采集数字电路产生的噪声信号可以采用现有技术中的噪声探测带，噪声探测带一般布置的位置是靠近数字电路，用来感应、采集数字电路产生的噪声信号。
所述的噪声注入点按照分布式结构排列在噪声探测带与模拟电路的保护环之间，通过金属导线并联的接入反相运算放大器的输出端。 噪声注入点的个数、位置根据被保护电路(模拟电路)的尺寸来确定，实践中通过
3仿真得到最佳的个数和位置。 所述的保护环一般为方形，可以是一个保护环，也可以是多个保护环，尺寸依据环内被保护的模拟IC电路的面积而定。噪声注入点可呈直线排列。与保护环靠近数字电路的侧边平行。 本发明还提供了一种实现所述的分布式抵消方法的电路，包括 噪声探测带，作为感应器设置在数字电路附近，用于采集数字电路产生的噪声信
号；； 至少三个噪声注入点； 反相运算放大器，其输入端与噪声探测带连接，反相运算放大器的输出端与所述的噪声注入点连接，反相运算放大器用于将噪声探测带感应到的噪声信号反相放大，形成噪声抵消信号，经噪声注入点以点的形式注入硅衬底，与通过硅衬底耦合过来的噪声进行反相叠加，实现衬底噪声的有源抵消。 所述的噪声探测带，位于靠近数字电路耦合衬底噪声源的一侧，用于感应衬底噪声信号。其长度根据数字电路部分的尺寸而定，要求能充分的采样到数字电路传来的噪声。其宽度可以为几个微米范围。在P型衬底中，可以用重掺杂的P+区形成噪声探测带。在N型衬底中，可以用重掺杂的N+区形成噪声探测带。 所述的噪声注入点，位于噪声探测带与模拟电路的保护环之间。注入点的最佳个数、位置根据被保护电路的尺寸而定。各反相噪声注入点可排成一直线，并与保护环最靠近数字电路的那条边平行。在P型衬底中，采用重掺杂P+区作为分布式反相噪声注入点。在N型衬底中，采用重掺杂N+区作为分布式反相噪声注入点。各个分布式反相噪声注入点通过金属等导体并接在一起。 反相运算放大器，其输入端连接噪声探测带，其输出端连接分布式反相噪声注入点，其最佳增益根据噪声探测带、分布式注入点和保护环之间的位置关系及保护环的尺寸而调整。 仿真和实物证明，本发明所述的分布式衬底噪声抵消电路，可以更好的克服数模混合信号芯片中数字噪声对模拟电路的串扰而造成的模拟电路性能的下降。本发明分布式衬底噪声抵消电路，包括噪声探测带、分布式噪声注入点和反相运算放大器。反相运算放大器对探测到的噪声信号进行反相放大，通过分布式噪声注入点注入回衬底，与原噪声信号叠加抵消，实现消弱衬底耦合噪声的目的。针对不同尺寸的被保护电路，可以设计相对应的最佳分布注入点结构，设计灵活，结构简单，具有比传统的噪声抵消带更好的噪声抵消效果。本发明以简单的电路结构实现了较佳的噪声抵消性能，采用较小的集成电路芯片面积就可以实现理想的噪声抵消效果，本发明的分布式衬底噪声抵消电路具有很高的工业应用价值。
图1为本发明分布式衬底噪声抵消电路的立体示意 图2为带有本发明的分布式衬底噪声抵消电路的版图示意 图3为对图2中各测试点进行测试的测试结果； 图4为本发明第二种和第三种实施方式的噪声抵消电路的版图示意 图5a为对本发明第二种实施方式进行测试的测试结果；
图5b为对本发明第三种实施方式进行测试的测试结果；
图6为对本发明第四种实施方式进行测试的测试结果。
具体实施方式
实施例1 本发明的实施例是三点分布式衬底噪声抵消电路，其整体结构如图l所示。由于无源的保护环结构已被广泛应用，本发明结合已有保护环130结构，以获得更好的噪声消除效果。硅衬底100的尺寸为1800um X 1000nm(长X宽)，噪声产生点110为简化的数字电路噪声源，位于硅衬底100中心轴上，距离噪声探测带500um。噪声探测带120长400um。在同一直线上的三个分布式噪声注入点122成中心轴对称分布，跨度为800um，金属条123对三个分布式噪声注入点122做导电连接。保护环130尺寸为400umX 400um，由接地端150接地连接。反向运算放大器121的输入端与噪声探测带120连接，输出端与3个噪声注入点122由金属线相连。 图2是本发明实施例分布式衬底噪声抵消电路的版图设计。该设计采用P型衬底的O. 18um标准CM0S工艺。数字电路产生的噪声采用外部注入体内的方法形成，噪声产生点IIO为一个边长为10um的正方形P+区将外部噪声通过噪声产生点IIO注入到P型衬底。噪声探测带宽为4咖，三个分布式噪声注入点122为边长为4um的正方形。反向运算放大器121采用外接电压型放大器(也可做在硅片上)，保护环130内由16个测试点140(P1-P16)测试模拟电路受到耦合噪声干扰的强弱。实物验证时，将一个3.6V，5kHz的方波信号通过等效外部噪声产生点IIO注入到衬底，相应地测试并记录保护环内测试点阵上的噪声幅度。并以已有的基于"抵消带"式的抵消方式作为参比对象。基于"抵消带"的抵消电路设计除了把图2中的三个分布式噪声注入点变为长800um、宽4um的噪声抵消带外，其它结构完全相同。两者的测试结果如图3所示。由图3可得，使用分布式噪声注入点方案比使用噪声抵消带更为有效，噪声幅度下降了近75% 。
实施例2 本发明的又一实施例为了进一步验证本发明的先进性，将上述分布式IC衬底噪声抵消电路应用于数模混合芯片设计中，实现了一种分布式衬底噪声抵消电路，实施方式如图4所示。该实施方案仍采用外接电压型反向运算放大器121 (也可以做在硅片上)，被保护模拟电路用运放IC电路160代表，通过测试其信噪比SNR来作为衬底噪声抵消电路的评估参数。噪声产生点110a位于相对于保护环的中轴线位置。从噪声产生点110a上注入一个5V、100kHz的方波信号，用以代表数字区域产生的噪声。给保护环130内的运放IC电路160输入端提供一个10kHz-100kHz的正弦小信号。同样，为了与已有的抵消带电路进行对比，在实验中设计了基于噪声抵消带的噪声抵消电路，该电路除了用噪声抵消带代替分布式反相噪声注入点以外，其余结构完全相同。本实验中得到三组测试结果如图5a所示，包括无噪声抵消电路、抵消带噪声抵消电路和分布式噪声抵消电路。通过测试结果可以看到，分布式衬底噪声抵消电路具有最佳的实施效果。
实施例3 由于实际的数模混合电路中，噪声源的位置不定，所以本实施方案把噪声产生点110b设置在保护环的边缘位置，其他结构与实施例2相同，把一个5V、 100kHz的方波信号注 入到噪声产生点110b，其它步骤与实施例2相同。得到的测试结果如图5b所示，包括三组 测试结果无噪声抵消电路、抵消带噪声抵消电路和分布式噪声抵消电路。通过测试结果可 以看到，分布式衬底噪声抵消电路具有最佳的实施效果。 对比图5a和5b可得，无论是噪声产生点110a还是噪声产生点110b，分布式衬底 噪声抵消电路比抵消带噪声抵消电路效果更好，证明了无论本发明的噪声产生点在中心还 是在边缘都有很好的噪声抵消效果。
实施例4 此外，实验还证明在下面几种情况下，分布式噪声抵消电路比抵消带噪声抵消 电路都具有更好的效果保护环尺寸改变；噪声探测带与保护环的距离改变；芯片尺寸改 变。为了评价噪声情况，选择ANTF (Average NoiseTransfer Function,平均噪声传输函 数，亦即遍布保护环130内的全部测试点噪声的平均值)作为评估参数。当硅衬底100为 1500umX1100咖(长X宽)，噪声探测带120与保护环130之间的距离为100um时，可以发 现最佳分布式噪声注入点122的个数为13个。此时ANTF随保护环130宽度W变化的情况 如图6所示，其中噪声探测带长度为1000um，分布式噪声注入点122的跨度也是1000um。 当增大衬底长度时，两者的对比效果仍相似。进一步验证了本发明具有较大的可实施性和 应用价值。 采用本发明所述的分布式衬底噪声抵消电路通过分布式的注入反相噪声抵消信 号的方法，更好的抑制了衬底噪声的耦合，减小衬底噪声对被保护的模拟IC电路的影响。 相对于已有的有源噪声抵消电路，本发明分布式衬底噪声抵消方式的效果更好，且针对不 同尺寸和结构的保护环，可以设计最佳的分布式注入点结构，最大程度上消除衬底耦合噪 声对模拟电路性能的影响。本发明设计的分布式衬底噪声抵消电路结构简单，只需要一个 噪声抵消带、一个反相运算放大器和分布式注入点就可以实现噪声消除的功能，节省了芯 片版图的面积，有利于降低成本，具有较高的实用价值。
权利要求
一种集成电路衬底噪声的分布式抵消方法，所述的集成电路包括集成在同一硅衬底上的数字电路和模拟电路，且所述的模拟电路周围布置有保护环，其特征在于，对所述的噪声进行分布式抵消的步骤如下a)采集数字电路产生的噪声信号；b)将噪声信号输入反相运算放大器进行反相放大，得到噪声抵消信号；c)将噪声抵消信号并行的注入到硅衬底上靠近模拟电路的至少三个噪声注入点，与噪声信号反相叠加，抵消传递到保护环内的噪声信号。
2. 如权利要求1所述的分布式抵消方法，其特征在于，所述的噪声注入点通过重掺杂 形成。
3. —种集成电路衬底噪声的分布式抵消电路，其特征在于，包括 设置在硅衬底上的噪声探测带，用于采集硅衬底上的数字电路产生的噪声信号； 设置在硅衬底上的至少三个噪声注入点；反相运算放大器，其输入端与噪声探测带连接，反相运算放大器的输出端与所述的噪 声注入点连接。
4. 如权利要求3所述的分布式抵消电路，其特征在于，所述的噪声探测带位于靠近数 字电路耦合衬底噪声源的一侧。
5. 如权利要求3所述的分布式抵消电路，其特征在于，所述的集成电路包括集成在同 一硅衬底上的数字电路和模拟电路，且所述的模拟电路周围布置有保护环，所述的噪声注 入点，位于噪声探测带与模拟电路的保护环之间。
全文摘要
本发明公开了一种集成电路衬底噪声的分布式抵消方法，对噪声进行分布式抵消的步骤包括先采集数字电路产生的噪声信号再将噪声信号输入反相运算放大器进行反相放大得到噪声抵消信号再将噪声抵消信号并行的注入到硅衬底上的至少三个噪声注入点，与噪声信号反相叠加，抵消传递到保护环内的噪声信号。本发明还公开了所述的分布式抵消方法的电路，包括设置在硅衬底上的噪声探测带和至少三个噪声注入点及反相运算放大器，其输入端与噪声探测带连接，反相运算放大器的输出端与噪声注入点连接。本发明可以更好的克服数模混合信号芯片中数字噪声对模拟电路的串扰而造成的模拟电路性能的下降，且设计灵活，结构简单，具有很高的工业应用价值。
文档编号H01L21/82GK101794727SQ201010104730
公开日2010年8月4日 申请日期2010年1月29日 优先权日2010年1月29日
发明者刘晓鹏, 梁国, 郭清 申请人:浙江大学