专利名称：用于个人计算机的电视声频位流发生器及其控制方法
技术领域：
本发明涉及用于使用个人计算机(以下称为PC)的高清晰度电视(以下称为HDTV)的声频位流发生器及其控制方法。该声音频位流发生器适用于在HDTC(属于下一代TV)的声频领域内发展声频译码而不制造声频译码器，并且它用于多媒体，卫星广播装置以及使用数据压缩算法的数据传输装置。特别是，在本发明中，通过使用PC形成位流，该位流通过基于数据压缩算法的计算机模拟而被译码，然后将位流储存于硬磁盘中，然后将它们以一特定传输速率输出。
美国专利US5,200,811属于现有技术。现将该发明的结构简述如下。
该发明包括用于将无线电频率信号转换为第一中间频率信号的接收处理装置；用于发生窄带中间频率信号的第一滤波器；用于分开第二中间频率信号的第二滤波器；用于解调第二中间频率信号的频率锁相回路装置；用于低通过滤的第一低通滤波器和第二低通滤波器；用于转换低通频率信号和高通频率信号的第一模拟-数字转换器和第二模拟-数字转换器；用于分离来自第一和第二模拟-数字转换器的低通频率信号和高通频率信号的分离器；用于对声频信号译码的声频译码器；用于内插第一数字信号的高频带信号处理器装置；用于延迟第二数字信号的延迟装置；用于使从高频带处理器输出的信号相加的加法器；用于将从加法器输出的信号转换为亮度信号和色度信号的时间压缩光度和色度的反向积分装置；以及用于将亮度信号和色度信号转换为各自的数字信号的数字-模拟转换器。
以上所述发明还缺乏一种用于HDTV接收机的声频位流发生技术。
本发明目的在于为克服上述现有技术中的缺点而提供一种用于使用PC和HDTV的声频位流发生器及其控制方法，其中，通过使用PC而备有PC接口插件，以使制造和试验用于HDTV的声频译码器时使用该PC接口插件。
本发明的目的是这样达到的所述使用PC的用于HDTV的声频位流发生器包括一个硬磁盘，该硬磁盘用于存储通过计算机模拟编码和制定的HDTV声频数据；一个PC的主存储器，它用于读出一定量的声频数据，以便将其输出到输入/输出总线；一个地址译码器部分，它用于分析输入/输出总线的输出地址以及用控制第一先进先出(FIFO)存储器和状态寄存器部分；FIFO存储器，它们用于存储来自PC的输出/输入总线的输出数据；一个存储器读/写控制部分，它用于控制FIFO存储器的读/写操作；一个状态寄存器部分，它用于控制PC的输入/输出总线；一个开关，它用于在控制存储器读/写控制部分下，控制FIFO存储器的读出操作；以及一个接口插件部分，它包括用于输出传输时钟脉冲的时钟脉冲发生部分以及用于将8-位数据转换为1-位串行数据的并行/串行转换器。
本发明具有良好的效果，按照本发明当发展HDTV声频译码系统为制造或获得昂贵的声频译码器中的经济和时间问题都得到解决。在实际应用中，该系统可以简单形式提供。在技术上发展了使用和控制PC中断的方法，控制硬磁盘的方法，控制接口的方法，用于使用FIFO存储器形成简单软件的方法。因此，甚至当用于HDTV的声频谱被改变时，本发明方法仍然可方便地使用。进而，本发明可用于使用其它数据压缩方法的数字装置。
通过参照附图对最佳实施例的详细描述，本发明上述目的和优点将会更加清楚。
附
图1示出本发明用于PC的声频位流发生器的全部结构；附图2示出附图1的地址译码器部分的结构；附图3示出附图1的状态寄存器部分的结构；
附图4示出附图1的时钟脉冲发生部分的结构；附图5示出附图1的并行/串行转换器部分的结构；附图6示出用于操作附图2的地址译码器部分的波型；附图7示出用于操作附图1的FIFO存储器的读/写时钟脉冲的波型；附图8A示出在完成写入操作后FIFO存储器全标志信号的波型；附图8B示出在完成读出操作后FIFO存储器空标志信号的波型；附图9示出用于操作附图5并行/串行转换部分的波型；附图10是本发明用于声频位流发生器的软件的主要程序流程图；附图11是本发明用于控制声频位流发生器的软件的中断程序流程图。
附图1示出按照本发明用于PC的声频位流发生器的全部结构。本发明使用PC用于HDTV的声频位流发生器包括一个硬磁盘10，该硬磁盘用于存储通过计算机摸拟编码和制定的HDTV声频数据，一个PC20的主存储器20A，它用于读出一定量的声频数据；以便将其输出到输入/输出总线；一个地址译码器部分1，它用于分析输入/输出总线的20B输出地址A0-A11以及用于控制第一先进先出(FIFO)存储器和状态寄存器部分6；FIFO存储器2和3，它们用于存储来自PC20的输入/输出总线20B的输出数据；一个存储读/写控制部分4，它用于控制FIFO存储器2和3的读/写操作；一个状态寄存器部分6，它用于控制PC20输入/输出总线20B；一个开关5，它用于在控制存储器读/写控制部分4下，控制FIFO存储器2和3的读出操作；以及一个接口插件部分30，它包括用于输出传输时钟脉冲的时钟脉冲发生部分7以及用于将8-位数据转换为1-位串行数据的并行/串行转换部分9。
附图2示出附图1的地址译码器部分1的结构。
地址译码器部分1包括地址检测部分1A、1B和1C以及逻辑″与″部分1D、1E和1F；按照地址将地址A0-A11从PC20的输入/输出总线20B输入地址检测部分1A、1B和1C；并使地址检测部分1A、1B和1C的输出信号S1、S2和S3和PC20的输入/输出总线20B的写入时钟脉冲WR进行″与″操作，以便使各个输出WRST、WR1和WR2输出到状态寄存器部分6和FIFO存储器2和3。
附图3示出附图1的状态寄存器部分的结构。
状态寄存器部分6包括一个状态寄存器6A、一个″异″部分6B和一个逻辑″或″部分6C；在此状态寄存部分6中，由地址译码器部分1所发生和由时钟信号WRST所锁存的、在状态寄存器6A的8数据位b0-b7中的较上两位b7和b6由逻辑控制部分6C在声学系统方式下作为时钟控制信号CK3而被输出；位b5作为为时钟脉冲发生部分7的复位或置位信号RST而起作用，以便控制时钟脉冲发生部分7；位b4用作复位或置位FIFO存储器2和3的复位信号；位b0到b3显示声频位流的传输速率并且被″异″部分6B所译码，以便输出时钟控制信号CK1和CK2，因此，控制时钟脉冲发生部分7和时钟控制信号CK3的分频比。
附图4示出附图1的时钟脉冲发生部分7的结构。
时钟脉冲发生部7包括分频器7A-7F、一个数据装入信号发生器7I；各个分频器7A-7F通过从状态寄存器部分6输出的复位信号或置位信号RST而被复位；各个分频器7A-7F在完成FIFO存储器2和3的写入态时，被置于操作态，从而使12.288MHz的晶体示波器8发生时钟脉冲，该时钟脉冲是8种；基于各个分频比，在被分频的信号中，按照状态寄存器部分6输出的时钟控制信号CK1、CK2和CK3，由选择器7G选择一个信号；被选择的信号按照传输时钟信号F输出到并行/串行转换部分9、8频分频器7H和数据装入信号发生器7I；经分为8个频率的信号F/8从8频分频器7H输出到开关5，以便使FIFO存储器2和3输出读出时钟RD1和RD2；以及数据装入信号S/L作为数据装入信号发生器7I的输出变为对并行/串行转换部分9的输入数据装入信号，信号S/L具有与分为8个频率的信号F/8(8 frequency-divided signalF/8)相同的频率。
附图5示出附图1的并行/串行转换器部分8的结构。
在此并行/串行转换器部分8中，分为8个频率的信号F/8以时钟脉冲脉冲发生器7作为输入时钟脉冲而被接收；输出时钟脉冲是从时钟脉冲发生器7输出的传输时钟信号F；从FIFO储存器2和3输出的8位输入数据Q0-Q7由时钟脉冲发生器7的数据装入信号S/L所锁存，以便作为1-位串行数据输出。
参照附图6到9本发明的电路按照其操作加以说明。
通过使用HDTV声频数据压缩算法，声频位流通过计算机模拟而被制定，并且它被储存入硬磁盘10中。PC20在16K字节的插入程序补码下读出数据，以便将它们存储于PC20的存储器20A中，然后，用于控制声频位流发生器的软件向输入/输出总线20B输出地址A和数据D。然后将12-位地址A0-A11、8-位数据D0-D7和写入时钟脉冲信号WR输出到接口插件部分30。
接口插件30的地址译码器1时12-位地址A0-A11译码，该12-位地址被装入PC20的输入/输出总线20B，因此，制定FIFO储存器2和3的写入时钟WR1和WR2以及状态寄存器7的写入时钟WRST。在此条件下，输入/输出总线20B的地址A0-A11具有如附图6波型的存储变换以波型示于附图6。这就是，如果地址是360h，则输出输入/总线20B被写入状态寄存器7；如果地址是361h，它就被写入FIFO存储器2；而如果地址是362h，则它被写入存储器3。也即，被输入地址译码器1的地址A0-A11在各个检测部分1A、1B和1C中比较输入/输出地址360h、361h和362h。当输入/输出地址360h、361h和362h被输入检测部分1A、1B和1C时，该比较值在这样方式下操作，以致检测部分1A、1B和1C输出逻辑″0″。其间，未接收到输入/输出地址360h、361h或362h的检测部分1A、1B或1C则输出逻辑″1″。
按照写入时钟WR1和WR2，装入PC20的输入/输出总线20B的8-位数据D0-D7被写入FIFO存储器2和3。在此情况下，FIFO存储器2和3按如下方式操作。那就是，如果FIFO存储器2正在进行写入操作，则FIFO存储器3则执行读出操作。另一方面，如果FIFO存储器3正在进行写操作，则FIFO存储器2则执行读出操作。
开关操作按下列方式进行。那就是，存储器写/读控制部分4分析空标志FF，该标志是在FIFO存储器2和3完成该操作之后发生的。然后，对该标志的控制信号RDCNTL被送往开关5，以便转换读出时钟RDI和RD2，该读出时钟RD1和RD2由时钟脉冲发生部分7的分为8个频率的信号F/8所产生。然后，将其送往FIFO存储器2或FIFO存储器3。
从地址译码器1输出的该出时钟WRST被应用到状态寄存器部分6的状态寄存器6A中，状态寄存器6A的逻辑如表1所示。
当地址数据360h从输入/输出总线20B输出时，写入时钟WRST通过地址译码器部分1的检测部分1A被输出。在此情况下，状态寄存器6A输出用于控制声频位流发生器的控制信号数据CK1和CK2。输入状态寄存器6A的8-位数据D0-D7被读出时钟WRST锁存，并且对此的控制操作示于表1。
表1用于状态寄存器的逻辑表
也就是，在8数据位中的二个较上位b7和b6相应于声频系统方式，其详细情况示于表1。b7和b6作为时钟控制信号CK3由状态寄存器部分6的逻辑″或″部分6C输出。时钟信号CK3在立体声或2通道方式下输出一个逻辑″0″，并且在4通道方式下输出一个逻辑″1″。状态寄存器6A的位b3和b0代表声频位流的传输速率，并且它们的输出变成时钟控制信号CK1、CK2和CK3，从而信号CK1、CK2和CK3将控制时钟脉冲发生部分7的分频器7A-7F的分频比。位b3-b0由状态寄存器部分6的″异″部分6B所译码，以便发生时钟控制信号CK1和CK2。
状态寄存器6A的位b5输出一个复位信号RST，以便使时钟脉冲发生部分7复位或置位，也就是，当逻辑是″0″时，时钟脉冲发生部分7被接通，从而它能完成正常操作。
如果在初始阶段时最后声频位流输出被防止，则复位信号RST的逻辑变为″1″。
状态寄存器6A的位b4输出一个复位信号RESET，以便使FIFO存储器2和3复位或置位。也即，如果逻辑是″1″，则FIFO存储器2和3执行正常操作，而如果逻辑是″0″，则FIFO存储器2和3被复位以便置于初始状态。
时钟脉冲发生部分7接收来自状态寄存器6的复位信号RST和时钟控制信号CK1、CK2和CK3，以便发生声频传输时钟信号F和用于FIFO存储器2和3的读出时钟RD1和RD2。此时钟脉冲发生部分7具有如以下表2所示的逻辑表，并且具有按照12.288MHz的晶体示波器在控制状态寄存部分6的时钟控制信号CK1、CK2和CK3下，发生所需时钟脉冲的功能。
表2时钟脉冲发生部分的逻辑表<
<p>首先，在初态时，时钟脉冲发生部分7的各分频器7A-7F由于从状态寄存器输出的复位信号RST而被复位。当FIFO存储器2和3完成写入操作，所有的分频器7A-7F被置于操作态，以便发生时钟脉冲。在此情况下，有8种时钟脉冲，这些时钟脉冲中只有一个被状态寄存器部分6的时钟控制信号CK1、CK2和CK3所选择。作为输出信号之一的传输时钟信号F被输入并行/串行转换部分9，并且在内部，从8分频器7H将分为8个频率的信号F/8输出到开关5，结果，用于FIFO存储器2和3的读出时钟RD1和RD2被输出。数据装入信号发生部分7I向并行/串行转换部分9输出一个与分为8个频率的信号F/8相同频率的数据装入信号S/L。
附图7示出用于操作附图2的FIFO存储器2和3的读/写时钟的波型。
FIFO存储器2和3的数据总线被装入具有与D0-D7相同波型的数据，然后，FIFO存储器2和3的写入操作通过具有与WR1和WR2相同波型的写入时钟而被执行。在此情况下，当每一次写入时钟WR1或WR2被输入时，在FIFO存储器2和3中的地址就增加1，上述操作在写入时钟WR1或WR2的脉冲上升边沿执行。更且，FIFO存储器2和3按照具有与读出时钟RD相同波型的读出时钟，首次输出第一输入数据。
在附图7中，tRC和tWC分别代表读/写操作的循环时间，tA代表存取时间，tRR和tWR分别代表读/写操作的恢复时间，tPR和tPW分别代表读/写信号的脉冲宽度，tDVR代表在读出操作中的最高数值有效时间，tSD表示一个数据准备时间，tHD代表一个数据占用时间。
附图8A示出在完成写入操作后、FIFO存储器2和3的全标志信号FF的波型。当被完成的写入操作如同FIFO存储器2和3的容量(16K字节)那么多时则通过FIFO存储器2和3的内部操作给出一个信息存储已全满。
附图8B表示在完成读出操作后，FIFO存储器2和3的空标志信号EF的波型。当读出操作被FIFO存储器2和3完成时，则空标志信号EF逻辑变为″0″，当读出最后一个数据后，通过一个信号通知FIFO存储器2和3已空缺。
附图9示出用于附图1并行/串行转换部分9操作的波型。并行/串行转换部分9将时钟脉冲发生器7的分为8个频率的信号F/8作为输入时钟而接收，并且输出时钟脉冲发生器7的传输时钟信号F。从FIFO存储器2和3输出的8-位输出数据Q0-Q7在时钟脉冲发生器7的数据装入信号S/L的脉冲下降边沿被锁存，从而输出1-位串行数据。
参照附图10和11将用于控制上述操作的软件描述如下附图10是用于本发明声频位流发生器的软件的主要程序流程图。如果程序被启动，首先硬磁盘10的文件被读出，以便置值用于临时存储的主存储器20A，然后，限定数据以便复位接口插件部分30(步骤X1)。然后，如果接口插件部分30需要中断，则将需要中断的值置入中断寄存器(步骤X2)，因此，实现了中断程序。在此情况下，该中断是IRQ10，该IRQ10并不用于在PC中的周围硬磁盘。步骤X2之后，一个文件作为读出译过码的声频位流文件的准备工作而打开，该译过码的声频位流文件被存储于硬磁盘内，并且通过计算机模拟而被制定(步骤X3)。然后，将置于接口插件部分10的FIFO存储器2和3复位，输出时钟控制信号CK1、CK2和CK3，从而，从时钟脉冲发生器部分7将没有时钟脉冲被输出(步骤X4)。如果接口插件部分30需要中断，则IRQ10被允许操作，从而程序将跳到中断程序(步骤X5)。在步骤X5后，数据从插入程序认码16K字节的硬磁盘10读出，以便将其存储入主存储器20A中(步骤X6)，并且该存储的数据被写入接口插件部分30的FIFO存储器2和3中(步骤X7)。然后，检验中断是否被产生，以及中断是否正在实行(步骤X8)。如果中断尚未产生，则系统等待到中断发生，并且当中断发生，则检验ESC键是否通过键板被输入(步骤X9)。如果ESC键业已输入，则程序终止。反之，则检验被读出的文件是否存在于硬磁盘10之中(步骤10)。如果没有数据可供读出，则程序终止。反之，数据从硬磁盘10被读出(步骤X11)，以便将其输出到接口插件部分30(步骤X12)，当步骤12完成时，系统回到步骤8。
附图11是用于控制本发明声频位流发生器的软件的中断程序流程图。如果中断从主程序中发生，所软件启动。然后再检验发生中断的是否是IRQ10(步骤Y1)。当中断被肯定时，则现在所用的接口插件部分30的FIFO存储器2和3在监视器中被显示出来(步骤Y2)。然后，为了通知中断已从主程序中发生，将测试指令信号(test-int Signal)置值为″1″(步骤Y3)。
权利要求
1.使用PC、用于HDTV的声频位流发生器，其特征在于包括一个硬磁盘10，该硬磁盘用于存储通过计算机摸拟编码和制定的HDTV声频数据，一个PC20的主存储器20A，它用于读出一定量的声频数据；以便将其输出到输入/输出总线；一个地址译码器部分1，它用于分析输入/输出总线的20B输出地址A0-A11以及用于控制第一先进先出(FIFO)存储器和状态寄存器部分6；FIFO存储器2和3，它们用于存储来自PC20的输入/输出总线20B的输出数据；一个存储读/写控制部分4，它用于控制FIFO存储器2和3的读/写操作；一个状态寄存器部分6，它用于控制PC20输入/输出总线20B；一个开关5，它用于在控制存储器读/写控制部分4下，控制FIFO存储器2和3的读出操作；以及一个接口插件部分30，它包括用于输出传输时钟脉冲的时钟脉冲发生部分7以及用于将8-位数据转换为1-位串行数据的并行/串行转换部分9。
2.按照权利要求1所述使用PC、用于HDTV的声频位流发生器，其特征在于所述地址译码器部分1包括地址检测部分1A、1B和1C以及逻辑″与″部分1D、1E和1F；按照地址将地址A0-A11从PC20的输入/输出总线20B输入地址检测部分1A、1B和1C；并使地址检测部分1A、1B和1C的输出信号S1、S2和S3和PC20的输入/输出总线20B的写入时钟脉冲WR进行″与″操作，以便使各个输出WRST、WR1和WR2输出到状态寄存器部分6和FIFO存储器2和3。
3.按照权利要求1所述使用PC、用于HDTV的声频位流发生器，其特征在于所述存储读/写控制部分4按照下述控制所述FIFO存储器2和3当写入操作完成如所述FIFO存储器2和3的容量(16K字节)那么多时，从所述FIFO存储器2和3输出的全标志信号FF通过其内部操作通知所述FIFO存储器2和3已完全充满；并且当读出操作由所述FIFO存储器2和3完成时，从所述FIFO存储器2和3输出的空信号报告所述存储器2和3的空位。
4.按照权利要求1所述使用PC、用于HDTV的声频位流发生器，其特征在于所述开关5转换到所述FIFO存储器2和3以及按照所述时钟脉冲发生部分7的分为8个频率的信号F/8和按照所述存储器读/写控制部分的读出控制信号RDCNTL发生读出时钟RD1和RD2。
5.按照权利要求1所述使用PC、用于HDTV的声频位流发生器，其特征在于所述状态寄存器部分6包括一个状态寄存器6A、一个″异″部分6B和一个逻辑″或″部分6C；在此状态寄存部分6中，由地址译码器部分1所发生和由时钟信号WRST所锁存的、在状态寄存器6A的8数据位b0-b7中的较上两位b7和b6由逻辑控制部分6C在声学系统方式下作为时钟控制信号CK3而被输出；位b5作为为时钟脉冲发生部分7的复位或置位信号RST而起作用，以便控制时钟脉冲发生部分7；位b4用作复位或置位FIFO存储器2和3的复位信号；位b0到b3显示声频位流的传输速率并且被″异″部分6B所译码，以便输出时钟控制信号CK1和CK2，因此，控制时钟脉冲发生部分7和时钟控制信号CK3的分频比。
6.按照权利要求1所述使用PC、用于HDTV的声频位流发生器，其特征在于所述时钟脉冲发生器部分分频器7A-7F、一个数据装入信号发生器7I；各个分频器7A-7F通过从状态寄存器部分6输出的复位信号或置位信号RST而被复位；各个分频器7A-7F在完成FIFO存储器2和3的写入态时，被置于操作态，从而使12.288MHz的晶体示波器8发生时钟脉冲，该时钟脉冲是8种；基于各个分频比，在被分频的信号中，按照状态寄存器部分6输出的时钟控制信号CK1、CK2和CK3，由选择器7G选择一个信号；被选择的信号按照传输时钟信号F输出到并行/串行转换部分9、8频分频器7H和数据装入信号发生器7I；经分为8个频率的信号F/8从8频分频器7H输出到开关5，以便使FIFO存储器2和3输出读出时钟RD1和RD2；以及数据装入信号S/L作为数据装入信号发生器7I的输出变为对并行/串行转换部分9的输入数据装入信号，信号S/L具有与分为8个频率的信号F/8(8 frequency-divided signal F/8)相同的频率。
7.按照权利要求1所述使用PC、用于HDTV的声频位流发生器，其特征在于在此所述并行/串行转换部分8中，分为8个频率的信号F/8以时钟脉冲脉冲发生器7作为输入时钟脉冲而被接收；输出时钟脉冲是从时钟脉冲发生器7输出的传输时钟信号F；从FIFO储存器2和3输出的8位输入数据Q0-Q7由时钟脉冲发生器7的数据装入信号S/L所锁存，以便作为1-位串行数据输出。
8.通过使用PC控制声频位流发生器的方法，其特征在于当程序开始时置值用于存储来自硬磁盘10的文件的主存储器20A，以便临时存储文件，并且限定数据以便复位接口插件部分30(X1)；为中断寄存器的中断所需的IRQ10置值，而不用于所述PC的硬磁盘，以便当接口插件部分30要求中断时执行中断程序；作为用于读出译过码的声频位流文件的准备工作而打开文件，该文件通过计算机模拟而被制定并储存于所述硬磁盘10中(X3)；复位在所述接口插件部分30内所设FIFO存储器2和3，并输出时钟脉冲使时钟脉冲发生器7不输出时钟脉冲(X4)；根据从所述接口插件部分30来的要求，使所述IRQ10跳到程序中的中断程序操作(X5)；从插入程序补码16K字节的硬磁盘10读出数据，并将它们存储于主存储器20A之中(X6)；开始将上步骤(X6)的数据写入接口插件部分30的FIFO存储器2和3中(X7)；当发生中断后，检验中断程序是否已被实行(X8)；在中断发生后，检验ESC键是否通过键板被输入(X9)；当发现ESC键未被输入时，检验在所述硬磁盘10的文件内是否还存在有被读出的数据(X10)；当发现有要读出的数据存在时，从所述硬磁盘10读出该数据(X11)；将上步骤(X11)的数据输出到接口插件部分(X12)，以上诸步骤按上述次序执行。
9.按照权利要求8所述通过使用PC控制声频位流发生器的方法，其特征在于还包括如下步骤再检验是否对所述中断程序已输入所述中断IRQ10(Y1)；当肯定中断发生后，在监视器中显示所述接口插件部分30的所述FIFO存储器2和3中被使用者之一(Y2)；以及对测试指令信号(test-int Signal)置值为″1″，以便通知在主要程序中业已发生中断(Y3)。
全文摘要
本发明涉及用于使用个人计算机的高清晰度电视的声频位流发生器及其控制方法。在本发明中，通过使用PC形成位流，该位流通过基于数据压缩算法的计算机模拟而被译码，然后将位流储存于硬磁盘中，再将它们以一定传输速率输出。本声频位流发生器适用于在HDTV的声频领域内发展声频译码，而不需制造声频译码器。
文档编号H04N7/52GK1130842SQ9510212
公开日1996年9月11日 申请日期1995年3月7日 优先权日1994年3月7日
发明者高龙哲 申请人:现代电子产业株式会社